您當前的位置:檢測資訊 > 科研開發(fā)
嘉峪檢測網(wǎng) 2019-12-19 09:57
YY 0505 2012輻射測試(GB4824)要求,規(guī)定所有的有源醫(yī)療器械,都必須滿足標準規(guī)定的且不限于如下輻射限值。
1組電磁輻射騷限值

表4 2組B類電磁輻射騷限值

表5a 2組A類設(shè)備電磁騷擾限值

YY 0505 2012 標準中GB 4824 輻射測試數(shù)據(jù),如下為不合格數(shù)據(jù),超出紅色限值0.9dB,為不滿足標準要求,必須進行EMC整改。

共模干擾解決方案
共模干擾(Common- mode Interference):定義為任何PCB trace、元器件、線纜等載流導(dǎo)體的內(nèi)部信號電壓與PE或參考地之間的電位差形成的干擾。
1、采用共模抑制比高的共模器件進行濾波。
2、線纜采用屏蔽處理。
3、地回路處理,減小回路面積,將干擾控制在樣品本身回路。
4、分清內(nèi)部各干擾對地回路,進行添加小磁珠,增大共模干擾回路阻抗進行失配,增加插入損耗從而減小共模干擾。
5、針對騷擾干擾源頭散熱器,以及各PCB對金屬外殼、線纜、等其它導(dǎo)電部件盡量遠離,減小容性感性耦合,降低等效分布電容,從而抑制共模干擾。
6、優(yōu)化PCB layout
7、其它……
差模干擾解決方案
差模干擾(Differential-mode Interference)定義為任何PCB trace、元器件、線纜等載流導(dǎo)體的內(nèi)部信號電壓之間的電位差形成的干擾。
1、采用差模器件進行濾波。
2、線纜采用屏蔽處理。
3、進行阻抗匹配、信號進行包地處理,將干擾控制在樣品本身回路。
4、采用三端器件適當削減脈沖上升沿。
5、適當降低工作速率,在滿足性能的情況下。
6、優(yōu)化PCB layout
7、其它……
CLK時鐘干擾解決方案
1、采用特殊抖頻晶振,降低及分散尖峰干擾能量,從而削減峰值能量。
2、匹配終端以及線尾電阻進行阻抗匹配,減小信號反射。
3、采用帶通或者帶阻濾波器,進行有意發(fā)射諧波抑制。
4、優(yōu)化PCB layout
5、其它……

來源:Internet