您當(dāng)前的位置：檢測資訊 > 科研開發(fā)
嘉峪檢測網(wǎng) 2022-02-10 22:15
當(dāng)微波件混合集成封裝向著更小、更輕而功能更強(qiáng)大的系統(tǒng)級封裝（SiP）形態(tài)發(fā)展，越來越多的芯片直接集成到封裝體中，為產(chǎn)品的設(shè)計、裝配過程提出了更高的要求，而日趨復(fù)雜的結(jié)構(gòu)也為失效分析帶來了更大的難度。SiP產(chǎn)品復(fù)雜的結(jié)構(gòu)限制了多數(shù)失效分析設(shè)備的應(yīng)用，多數(shù)情況下無法剖析到失效的細(xì)微結(jié)構(gòu)。
如何利用有限的分析手段，確定失效誘因，對設(shè)計工藝、操作方法、加工環(huán)境等方面提出糾正措施，就要求充分了解引起芯片失效的可能因素。
本文將通過故障樹分析方法，使用適合SiP產(chǎn)品形態(tài)的失效分析手段，討論常見的管芯失效機(jī)理以及相應(yīng)失效現(xiàn)象，并從設(shè)計和工藝角度提出降低各種失效機(jī)理發(fā)生的改進(jìn)措施，作為SiP組件的可靠設(shè)計和生產(chǎn)的參考。
1、SiP產(chǎn)品的失效分析方法
由于SiP產(chǎn)品結(jié)構(gòu)復(fù)雜，芯片一般安裝在電路腔槽內(nèi)部，并且失效芯片無法取出，導(dǎo)致多數(shù)失效分析設(shè)備難以應(yīng)用于SiP產(chǎn)品。
在這種情況下，可應(yīng)用故障樹分析方法，推測造成組件失效的所有可能因素，通過故障復(fù)現(xiàn)實驗，逐一排查定位，確定失效原因，并據(jù)此對設(shè)計、工藝及生產(chǎn)過程進(jìn)行改進(jìn)，同時跟蹤失效是否會重復(fù)發(fā)生，驗證故障定位的準(zhǔn)確性以及改進(jìn)措施的有效性。
同多數(shù)半導(dǎo)體芯片一樣，造成SiP產(chǎn)品中芯片失效的主要因素可分為四大類：電應(yīng)力失效、熱應(yīng)力失效、機(jī)械損傷和環(huán)境應(yīng)力失效。本文將結(jié)合IR系列PMOS芯片的失效分析案例，對以上四類失效機(jī)理及相應(yīng)現(xiàn)象予以討論。
IRF系列的PMOS管芯又名六角場效應(yīng)管（HEXFET），其表面由多個六角形晶體管元胞并聯(lián)組成，如圖1所示，芯片襯底為漏極，表面為源極，柵極與源極之間由一層二氧化硅隔開，并匯總到獨立的焊盤。工作狀態(tài)電流通過圍繞元胞邊緣的窄溝道區(qū)域從漏極流到源極，通常作為電源或開關(guān)芯片在SiP形態(tài)的組件中廣泛使用。
然而，正是由于其結(jié)構(gòu)的特殊性，導(dǎo)致這類管芯靜電敏感度高、機(jī)械性能差、抗腐蝕性差，現(xiàn)場失效率超過50%，并且多次引發(fā)微波產(chǎn)品質(zhì)量問題歸零。
此類芯片最常見的失效模式是柵-源短路，輸出電流為零。以此故障模式作為頂事件，繪制故障樹如圖2所示。對所有底事件進(jìn)行排查，常用的失效分析設(shè)備包括：光學(xué)顯微鏡、數(shù)字萬用表、掃描電子顯微鏡、X射線檢測儀以及組件微波性能測試設(shè)備。
2、SiP組件中芯片的失效機(jī)理與現(xiàn)象
2.1電應(yīng)力失效
據(jù)統(tǒng)計，由電應(yīng)力造成的IC失效，占半導(dǎo)體器件現(xiàn)場失效的50%左右。電應(yīng)力失效包括電過應(yīng)力（EOS）和靜電放電（ESD）。EOS來源于對器件引腳施加持續(xù)的大電壓或電流，如電源浪涌、負(fù)載效應(yīng)、過激勵等，主要出現(xiàn)在組件調(diào)試以及后期使用過程中。
ESD源于靜電的瞬間釋放，在產(chǎn)品的全壽命周期中都可能出現(xiàn)。裝配過程中常見的ESD過程包括：帶電人體接觸放電；設(shè)備接地不良在焊接過程中放電；帶電器件直接通過管腳對地放電；帶電器件通過靜電敏感管芯對地放電等。
在SiP產(chǎn)品中，由于互連密度上升，I/O端口間距縮小，導(dǎo)致在裝配周轉(zhuǎn)過程中造成的ESD失效急增，尤其應(yīng)注意帶電器件對相鄰?fù)ǖ赖撵o電敏感器件放電。
從失效現(xiàn)象來看，電應(yīng)力導(dǎo)致的失效，一般在金屬化圖形邊沿、柵條、芯片邊沿等位置能觀察到金屬熔融燒毀的點或者區(qū)域。但是，由于ESD和EOS都是因器件局部過熱導(dǎo)致的失效，從失效現(xiàn)象上沒有明顯區(qū)別。
一般認(rèn)為EOS通常只有一個失效點或是失效區(qū)域，失效位置集中，尺寸較大，多數(shù)情況在光學(xué)顯微鏡下就能夠觀察到失效區(qū)域；而ESD會有多個失效點，位置離散，且尺寸更小，不易發(fā)現(xiàn)。
例如，某批組件在靜態(tài)檢測過程中發(fā)現(xiàn)PMOS芯片發(fā)生批量失效，失效管芯在光學(xué)顯微鏡下觀察不到明顯的失效點，而通過掃描電子顯微鏡（SEM）可觀察到輕微燒毀的痕跡，如圖3所示。
非正常使用過程芯片可能承受的最高電壓為50 V，對正常芯片持續(xù)施加50 V的柵-漏偏壓，管芯燒毀，于光學(xué)顯微鏡下可明顯觀察到柵極邊沿的幾個元胞燒黑，柵金屬層變色，如圖4所示，說明本批管芯失效的起因是ESD。對生產(chǎn)過程按照工藝流程逐步進(jìn)行排查后發(fā)現(xiàn)設(shè)備老化，接地不良，造成絲焊機(jī)焊接過程漏電，靜電放電燒毀管芯。
2.2 熱應(yīng)力失效
當(dāng)環(huán)境溫度高于芯片使用的極限溫度時，芯片能將無法滿足指標(biāo)要求，嚴(yán)重時可能導(dǎo)致芯片燒毀。溫度每升高10 ℃，GaAs或Si芯片壽命將縮短為1/3。
一般認(rèn)為，組件高溫功能失常，而常溫性能正?；蚵杂邢陆档氖Ｊ骄c熱應(yīng)力失效有關(guān)。當(dāng)發(fā)生芯片燒毀時，需綜合考慮電應(yīng)力的影響，一般由于熱應(yīng)力失效的標(biāo)志為焊接空洞率過大或局部設(shè)計未考慮散熱，尤其是在微波電路設(shè)計時，對于電源、開關(guān)和穩(wěn)壓等硅基功率芯片，經(jīng)常容易忽視其對于散熱的要求。
在傳統(tǒng)微波混合集成電路中，大功率管芯工作時散發(fā)的熱量依次通過高導(dǎo)熱的單層陶瓷電路片（氮化鋁或氧化鈹）、熱沉（鉬銅或鎢銅）以及金屬盒體（一般為鋁腔體）傳遞到冷板上，如圖5（a）所示，由于電路散熱面積大，各種材料的熱導(dǎo)率高（一般高于150 W/(m·K)），所以芯片出現(xiàn)熱應(yīng)力失效的幾率相對較低。
然而，隨著SiP產(chǎn)品向著三維立體封裝發(fā)展，熱管理對結(jié)構(gòu)與工藝提出了更高的要求。在微波SiP產(chǎn)品中，熱量通過LTCC多層基板和新型輕質(zhì)封裝盒體（一般為硅鋁或鈦合金）傳遞出來（如圖5（b）所示），通常使用的氧化鋁基LTCC基板熱導(dǎo)率很低，一般為10 W/(m·K)，硅鋁合金以及鈦合金（15.24 W/(m·K)）的熱導(dǎo)率也遠(yuǎn)低于鋁（237 W/(m·K)），導(dǎo)致SiP產(chǎn)品材料體系的散熱難度大，同時，電路中芯片安裝密度的增加將加劇這一問題。因此，SiP產(chǎn)品中由于熱應(yīng)力而導(dǎo)致的芯片失效幾率很高。
由于設(shè)計不當(dāng)導(dǎo)致的熱應(yīng)力失效一般在產(chǎn)品研制階段的環(huán)境實驗過程中就將暴露出來。產(chǎn)品使用過程中的熱應(yīng)力失效通常與工藝控制不當(dāng)有關(guān)，主要影響散熱性能的為芯片共晶工藝。
傳統(tǒng)產(chǎn)品中對于共晶空洞率的要求為不高于20%，這一要求在SiP產(chǎn)品中不再適用。圖6為由于熱應(yīng)力導(dǎo)致IRF芯片輸出失常的X射線檢測照片，其空洞率約為15%，該組件在85 ℃高溫工作的過程中輸出電流下降，常溫狀態(tài)工作正常。
2.3機(jī)械損傷
SiP產(chǎn)品裝配過程中常見的機(jī)械損傷多為偶然失效，比如芯片表面被硬物劃傷或壓傷。這類失效非常明顯，可以通過光學(xué)顯微鏡直接觀察到劃痕或壓痕。
由于SiP產(chǎn)品中微波芯片難以通過倒裝焊接的方式安裝，因此批次失效的誘因一般與引線鍵合工藝有關(guān)，比如焊接超界損傷臨近的圖形或者焊接能量過大壓壞焊接區(qū)域。后者位于焊點下方區(qū)域不易觀察，需要進(jìn)行芯片剖析。尤其是SiP產(chǎn)品中芯片安裝在電路腔槽中，深腔焊接的失效率更高。
某批次失效的微波組件通過排查發(fā)現(xiàn)是PMOS芯片柵-源短路，但是在光學(xué)顯微鏡和掃描電鏡下都觀察不到明顯痕跡。將失效芯片及其基板浸泡在NaOH溶液中，加熱120 ℃、30 min后進(jìn)行顯微鏡檢查發(fā)現(xiàn)焊盤下方有“彈坑”（如圖7所示）或者裂紋。由此可以判斷管芯失效的原因是焊接過程中焊接壓力和超聲功率過大造成鋁層下沉，二氧化硅層碎裂，柵-源接觸短路。
2.4環(huán)境應(yīng)力失效
芯片裝配過程所處的環(huán)境對于產(chǎn)品的可靠性具有重要影響。微組裝過程中由于手印、人體飛沫、焊劑、焊錫珠及表面氧化等原因，產(chǎn)品表面會形成各種污染，并顯著影響電子元器件生產(chǎn)過程中的相關(guān)工藝質(zhì)量和可靠性。造成芯片失效的主要因素一為污染物腐蝕；二為金屬多余物。
隨著傳統(tǒng)金屬盒體氣密封焊工藝在SiP產(chǎn)品中遇到尺寸極限，部分SiP產(chǎn)品開始采用準(zhǔn)氣密封裝結(jié)構(gòu)。然而，在水汽的作用下組件內(nèi)部的電路與芯片可能發(fā)生多種電化學(xué)反應(yīng)，SiP組件中發(fā)生率最高是芯片的電化學(xué)腐蝕、銀遷移以及焊料腐蝕。在高濕度的環(huán)境中，鋁金屬化焊盤可能發(fā)生電化學(xué)反應(yīng)：
反應(yīng)生成的氫氧化鋁是不溶于水的凝膠狀沉淀，在空氣中，非晶形的氫氧化鋁會緩慢失水變成結(jié)晶狀的水合氧化鋁。因此，腐蝕產(chǎn)物為膠凍狀、玻璃狀或絮狀，且均呈白色。這一反應(yīng)進(jìn)行的速度很慢。然而，當(dāng)組件中由于飛沫、汗液或者焊劑殘余而引入氯離子時，發(fā)生以下反應(yīng)：
腐蝕速率將大幅上升。當(dāng)IR系列管芯表面被腐蝕后（如圖8所示），表層金屬開裂，腐蝕坑中心下沉。當(dāng)裂紋向下延伸破壞二氧化硅層時，將導(dǎo)致柵-源短路。
金屬多余物是造成SiP管芯失效的另一重要因素，主要來源于焊錫珠、導(dǎo)電膠渣、金屬腔體毛刺、金絲金帶的尾絲等。由于芯片焊盤間距很小，當(dāng)這些金屬多余物落到芯片表面的線條之間時，易導(dǎo)致管芯短路，甚至燒毀（如圖9所示）。
3、SiP組件可靠性設(shè)計與工藝要求
SiP組件結(jié)構(gòu)形態(tài)的改變?yōu)榭煽啃蕴岢隽烁叩囊?。為了確保產(chǎn)品可靠性，在研制階段需進(jìn)行機(jī)、電、熱聯(lián)合仿真，綜合考慮多種環(huán)境因素的影響；裝配過程需優(yōu)化工藝流程、嚴(yán)控加工環(huán)境，提高檢驗要求。具體可靠性設(shè)計工藝要求總結(jié)如下：
（1）抗EOS/ESD：
優(yōu)化電路設(shè)計，注意電容等蓄電器件對于靜電敏感芯片的影響，注意監(jiān)控系統(tǒng)信號的質(zhì)量，控制雜波信號。定期檢查人員和設(shè)備的防靜電措施。
（2）提高散熱性能：
設(shè)計方面：
①選用高導(dǎo)熱材料，例如使用AlN基LTCC基板；
②功率芯片的合理布局；
③多層電路基板中引入散熱的微流道。
工藝方面：
嚴(yán)格控制共晶空洞率，要求在SiP產(chǎn)品中，焊接空洞率不得高于10%，芯片有源區(qū)內(nèi)空洞不得大于溝道面積的一半，溝道正下方不得存在空洞。
（3）抗機(jī)械損傷：
優(yōu)化引線鍵合工藝參數(shù)，對焊接難度大的芯片施行定人定崗，提高工藝控制力度。
（4）提高環(huán)境適應(yīng)性：
盡量采用氣密封裝結(jié)構(gòu)，確保封裝體漏率滿足國軍標(biāo)要求。采用準(zhǔn)氣密結(jié)構(gòu)時，要求增加抗?jié)穹雷o(hù)設(shè)計。同時對生產(chǎn)環(huán)境應(yīng)嚴(yán)格控制，必要時增加清理工序。
4、結(jié)論
本文采用結(jié)合故障樹分析的失效分析方法，討論了SiP產(chǎn)品中常見的芯片失效機(jī)理和現(xiàn)象，提出了SiP產(chǎn)品可靠性設(shè)計與工藝要求。從SiP管芯失效分析過程可以看出，為了盡快解決管芯故障問題，需要充分掌握失效芯片的結(jié)構(gòu)與功能；了解管芯的潛在失效機(jī)理；了解各道工藝的潛在裝配風(fēng)險；并且掌握簡單的芯片剖析手段與顯微分析方法。
來源：半導(dǎo)體封裝工程師之家
關(guān)于我們 聯(lián)系我們 營業(yè)執(zhí)照 全國服務(wù)電話：400-818-0021 嘉峪檢測版權(quán)所有 備案號：京ICP備14047019號-2 
京公網(wǎng)安備11010802046783號
