量子計(jì)算(QC)作為一種顛覆基本規(guī)則的技術(shù)而出現(xiàn)，有可能徹底改變半導(dǎo)體行業(yè)(當(dāng)然也包括其他許多行業(yè))。隨著業(yè)界不斷突破算力的極限，量子計(jì)算將為新一代電路的設(shè)計(jì)、制造和優(yōu)化提供令人振奮的新機(jī)會(huì)。
量子計(jì)算VS傳統(tǒng)計(jì)算
基于量子力學(xué)原理，其信息處理方法與傳統(tǒng)計(jì)算有著根本的不同。從根本上說(shuō)，系統(tǒng)使用的基本信息單位是導(dǎo)致這種區(qū)別的核心。
傳統(tǒng)計(jì)算是基于二進(jìn)制數(shù)字比特的，這些比特以0或1狀態(tài)而存在，是所有傳統(tǒng)計(jì)算的基本構(gòu)建元素。相比之下，量子計(jì)算利用的則是量子比特，其具有一種稱為疊加的特殊性質(zhì)。不像傳統(tǒng)數(shù)字比特受到二進(jìn)制的約束，量子比特可以同時(shí)存在多種狀態(tài)?；谶@一特性，量子計(jì)算機(jī)能夠同時(shí)利用一系列的潛在值，從而可獲取無(wú)盡的可能性。
傳統(tǒng)計(jì)算機(jī)將比特表征為0或1，從而產(chǎn)生明確且可預(yù)測(cè)的結(jié)果。相比之下，量子計(jì)算機(jī)度量量子比特時(shí)，其結(jié)果是基于概率的。某個(gè)特定狀態(tài)的概率，則由量子態(tài)的諸多系數(shù)來(lái)確定。這就產(chǎn)生了一個(gè)稱為糾纏的神秘概念。在傳統(tǒng)計(jì)算中，一個(gè)比特的狀態(tài)對(duì)另一個(gè)比特的狀態(tài)沒(méi)有任何影響，而量子比特之間可能會(huì)發(fā)生糾纏。這意味著兩個(gè)量子比特的狀態(tài)是錯(cuò)綜復(fù)雜地聯(lián)系在一起的，即便是它們?cè)谖锢砩舷喔艉苓h(yuǎn)。
芯片設(shè)計(jì)如何從QC中獲益
在半導(dǎo)體設(shè)計(jì)中，優(yōu)化是量子計(jì)算最有前途的一項(xiàng)應(yīng)用。量子計(jì)算機(jī)擅長(zhǎng)解決復(fù)雜的優(yōu)化問(wèn)題，這在半導(dǎo)體設(shè)計(jì)階段極為重要。由于芯片設(shè)計(jì)涉及大量的變量和約束因素，而傳統(tǒng)計(jì)算機(jī)難以對(duì)芯片布局、功耗和性能實(shí)現(xiàn)優(yōu)化，量子計(jì)算機(jī)則可以同時(shí)研究多種潛在的解決方案，從而實(shí)現(xiàn)更快、更高效的芯片設(shè)計(jì)。
例如，量子算法可以優(yōu)化晶體管之間的連接路由，從而縮短信號(hào)路徑并降低功耗。該級(jí)別的優(yōu)化可以實(shí)現(xiàn)尺寸更小、更節(jié)能的處理器，這對(duì)新一代設(shè)備(如智能手機(jī)、物聯(lián)網(wǎng)設(shè)備和高性能計(jì)算系統(tǒng))的開發(fā)尤為重要。
這些新進(jìn)展可能會(huì)重振摩爾定律。例如，英偉達(dá)的Ampere架構(gòu)(參見圖1)，目前是許多數(shù)據(jù)中心人工智能和HPC的內(nèi)核，該內(nèi)核包含540億只晶體管。在未來(lái)的芯片設(shè)計(jì)中，英特爾還計(jì)劃大幅增加晶體管的數(shù)量。在IEEE國(guó)際電子元器件大會(huì)(IEDM)所舉行的紀(jì)念晶體管75周年的活動(dòng)中，英特爾組件研究小組展示了其在三個(gè)領(lǐng)域里延續(xù)摩爾定律的關(guān)鍵創(chuàng)新：
●實(shí)現(xiàn)小芯片無(wú)縫集成的新3D混合鍵合封裝技術(shù)
●可在單個(gè)芯片上安裝更多晶體管超薄2D材料
●在能效和高性能計(jì)算內(nèi)存方面提供新機(jī)會(huì)
根據(jù)英特爾的預(yù)測(cè)，新一代芯片所能集成的晶體管將超過(guò)一萬(wàn)億只。
圖1：采用Ampere架構(gòu)的Nvidia A100 GPU。(來(lái)源：英偉達(dá))
隨著半導(dǎo)體尺寸的不斷減小，量子效應(yīng)變得更加顯著且難以控制。不過(guò)，量子計(jì)算可以用于模擬和分析量子效應(yīng)，使芯片設(shè)計(jì)師能夠預(yù)見和預(yù)防潛在問(wèn)題。這將使更可靠、更高效芯片的開發(fā)成為可能，特別是在量子比特極易受到環(huán)境干擾的量子計(jì)算等領(lǐng)域。芯片設(shè)計(jì)師可以利用量子模擬器對(duì)量子糾錯(cuò)技術(shù)進(jìn)行建模和優(yōu)化，從而開發(fā)出質(zhì)量更穩(wěn)定、功能更強(qiáng)大的量子處理器。
另一個(gè)相關(guān)因素是密碼學(xué)。眾所周知，量子計(jì)算對(duì)現(xiàn)有的密碼技術(shù)構(gòu)成了重大威脅。反過(guò)來(lái)，它也可以用來(lái)提高半導(dǎo)體芯片的安全性。為了在后量子時(shí)代保護(hù)數(shù)據(jù)，業(yè)界正在開發(fā)抗量子密碼算法。在芯片開發(fā)過(guò)程中，可以將這些新的加密方法整合到硬件中，從而確保未來(lái)的處理器能夠抵御量子攻擊。
量子計(jì)算還可以幫助生成真正的隨機(jī)數(shù)，這是安全芯片實(shí)現(xiàn)的關(guān)鍵因素。量子處理器可以利用疊加和糾纏等量子特性，來(lái)保護(hù)敏感數(shù)據(jù)和通信，從而將安全提升到更高級(jí)別。
量子計(jì)算的挑戰(zhàn)
量子計(jì)算雖潛力無(wú)限，但其本身也面臨如下幾個(gè)方面的挑戰(zhàn)：
退相干
量子計(jì)算的主要挑戰(zhàn)之一是退相干。量子計(jì)算機(jī)對(duì)環(huán)境異常敏感。當(dāng)量子比特的精細(xì)量子態(tài)因溫度波動(dòng)或電磁輻射等外部因素的影響而受到破壞時(shí)，就會(huì)發(fā)生量子退相干。這種現(xiàn)象限制了量子計(jì)算的保持時(shí)間，從而嚴(yán)重影響了量子計(jì)算機(jī)的潛力。為了解決這一問(wèn)題，量子芯片設(shè)計(jì)師正在實(shí)現(xiàn)糾錯(cuò)碼，并開發(fā)不易受退相干影響的量子比特。另外，設(shè)計(jì)師還在探索低溫冷卻解決方案，以維持量子穩(wěn)定工作所需的低溫。
糾錯(cuò)
由于量子態(tài)本身就容易受到誤差影響，所以量子糾錯(cuò)技術(shù)也變得至關(guān)重要。這一問(wèn)題可以通過(guò)不同的方式來(lái)解決，量子芯片設(shè)計(jì)師正在將糾錯(cuò)碼直接集成到硬件中，從而可實(shí)現(xiàn)實(shí)時(shí)的錯(cuò)誤檢測(cè)和校正。對(duì)于穩(wěn)定量子計(jì)算和提高其可靠性來(lái)說(shuō)，這是至關(guān)重要的。
可擴(kuò)展性
量子比特的數(shù)量正在迅速增加。在宣布推出433量子比特的量子處理器Osprey(見圖2)后，IBM最近推出了一個(gè)更高的目標(biāo)，即到2033年將量子處理器的規(guī)模擴(kuò)大到10萬(wàn)量子比特。量子計(jì)算機(jī)需要大量的量子比特，才能在廣泛的任務(wù)中勝過(guò)傳統(tǒng)計(jì)算機(jī)。不過(guò)，無(wú)論是在物理實(shí)現(xiàn)、還是所增加復(fù)雜性的管理方面，要實(shí)現(xiàn)該級(jí)別的可擴(kuò)展性，都是一項(xiàng)重大挑戰(zhàn)。芯片開發(fā)工作的重點(diǎn)，是在芯片上密集封裝量子比特，同時(shí)又要最大限度地減少量子比特之間的干擾。這涉及到如何對(duì)量子比特布局和布線方案進(jìn)行優(yōu)化，來(lái)適應(yīng)大規(guī)模量子系統(tǒng)。
圖2：IBM Osprey量子處理器。(來(lái)源：IBM)
結(jié)論
隨著量子計(jì)算技術(shù)的發(fā)展，它有可能以多種方式為新一代芯片設(shè)計(jì)帶來(lái)一場(chǎng)革命。量子計(jì)算提供了一系列工具和解決方案，可以推動(dòng)半導(dǎo)體行業(yè)的發(fā)展。其中包括提高芯片安全性、加快新材料的發(fā)現(xiàn)、優(yōu)化芯片設(shè)計(jì)和模擬量子效應(yīng)。這將有可能為各種應(yīng)用提供功能更強(qiáng)大、更高效、更安全的新一代芯片。
京公網(wǎng)安備11010802046783號(hào)
