您當(dāng)前的位置:檢測(cè)資訊 > 檢測(cè)案例
嘉峪檢測(cè)網(wǎng) 2024-08-21 09:04
硅基低壓MOSFET器件因其在多個(gè)高科技領(lǐng)域的應(yīng)用而成為研究的焦點(diǎn),尤其是在小電流驅(qū)動(dòng)和電源控制模塊等方面。這些器件的性能和可靠性很大程度上依賴于生產(chǎn)過程中的工藝質(zhì)量。本文通過采用熱點(diǎn)分析和聚焦離子束-掃描電子顯微鏡(FIB-SEM)技術(shù),提出了一種高效的檢測(cè)手段,用以快速識(shí)別和分析溝槽MOSFET器件在電學(xué)性能和膜層結(jié)構(gòu)上的失效。下圖是晶圓失效分析流程概述圖。

硅基低壓MOSFET的市場(chǎng)背景和重要性,然后詳細(xì)介紹了器件的制造工藝,包括關(guān)鍵步驟如外延片的選用、低壓化學(xué)氣相沉積(LPCVD)、光刻、刻蝕、多晶硅層的沉積以及金屬化過程。在失效分析方面,結(jié)合了I-V特性測(cè)試、電光微區(qū)掃描(EMMI)熱點(diǎn)檢測(cè)和FIB-SEM結(jié)構(gòu)分析等技術(shù)手段,以識(shí)別和診斷器件失效的原因。

器件溝槽形貌異常剖面圖
在對(duì)溝槽型MOSFET產(chǎn)品的實(shí)際測(cè)試中,觀察到最小擊穿電壓達(dá)到60V,并利用I-V測(cè)試和EMMI技術(shù)精確定位了漏電失效點(diǎn)。FIB-SEM的形貌分析進(jìn)一步揭示了溝槽結(jié)構(gòu)的不均勻性,包括多晶硅層的不均勻分布和上部區(qū)域的凹槽現(xiàn)象。文章深入探討了可能的工藝問題,指出了LPCVD多晶硅沉積過程中的異常、過量刻蝕的選擇性和速率差異可能是導(dǎo)致失效的關(guān)鍵因素。

此結(jié)論強(qiáng)調(diào)了EMMI和FIB-SEM檢測(cè)方法在快速診斷MOSFET器件多晶硅刻蝕異常方面的重要性,并為量產(chǎn)過程中的漏電失效問題提供了解決方案。此外,提出了在中試和量產(chǎn)階段增加設(shè)備維護(hù)的建議,以提高工藝的穩(wěn)定性和產(chǎn)品的可靠性。金鑒具備Dual Beam FIB-SEM業(yè)務(wù),包括透射電鏡( TEM)樣品制備,材料微觀截面截取與觀察、樣品微觀刻蝕與沉積以及材料三維成像及分析等,方便大家對(duì)材料進(jìn)行深入的失效分析及研究。
總的來說,通過結(jié)合工藝流程和失效分析技術(shù),為硅基低壓MOSFET器件的失效分析和工藝改進(jìn)提供了全面的技術(shù)支持和策略,有助于推動(dòng)相關(guān)領(lǐng)域的技術(shù)進(jìn)步和產(chǎn)品質(zhì)量的提升。

來源:Internet