中文字幕一级黄色A级片|免费特级毛片。性欧美日本|偷拍亚洲欧美1级片|成人黄色中文小说网|A级片视频在线观看|老司机网址在线观看|免费一级无码激情黄所|欧美三级片区精品网站999|日韩av超碰日本青青草成人|一区二区亚洲AV婷婷

《半導(dǎo)體器件的失效機(jī)理和模型》將針對(duì)硅基半導(dǎo)體器件常見(jiàn)的失效機(jī)理展開(kāi)研究。這些失效機(jī)理大致按照從硅到封裝器件的半導(dǎo)體生產(chǎn)工藝流程進(jìn)行了分類：前段制程（FEoL）、后段制程（BEoL）和封裝/界面失效機(jī)理。

 

各階段常見(jiàn)的典型失效機(jī)理

 

前段制程（FEoL）常見(jiàn)的失效機(jī)理

1）與時(shí)間相關(guān)的電介質(zhì)擊穿（TDDB）-- 柵極氧化物

2）熱載流子注入（HCI）

3）負(fù)偏壓溫度不穩(wěn)定性（NBTI）

4）表面反轉(zhuǎn)（移動(dòng)離子）

5）浮柵非易失性存儲(chǔ)器數(shù)據(jù)保持

6）局部電荷捕獲非易失性存儲(chǔ)器數(shù)據(jù)保持

7）相變（PCM）非易失性存儲(chǔ)器數(shù)據(jù)保持

后段制程（BEoL）常見(jiàn)的失效機(jī)理

1）與時(shí)間相關(guān)的電介質(zhì)擊穿（TDDB）-- 層間電介質(zhì)/低k值/移動(dòng)銅離子

2）鋁電遷移（Al EM）

3）銅電遷移（Cu EM）

4）鋁和銅腐蝕

5）鋁應(yīng)力遷移（Al SM）

6）銅應(yīng)力遷移（Cu SM）

封裝/界面常見(jiàn)的失效機(jī)理

1）因溫度循環(huán)和熱沖擊導(dǎo)致的疲勞失效

2）因溫度循環(huán)和熱沖擊導(dǎo)致的界面失效

3）因高溫導(dǎo)致的金屬間化合物和氧化失效

4）錫須

5）離子遷移動(dòng)力學(xué)（PCB）--組件清潔度

 

本文對(duì)FEoL階段的負(fù)偏壓溫度不穩(wěn)定性（NBTI）失效模式進(jìn)行研究

 

負(fù)偏置溫度不穩(wěn)定性（NBTI）是PMOS在溝道處于反型時(shí)所經(jīng)歷的一種磨損機(jī)制——當(dāng)柵極負(fù)偏時(shí)，引起閾值電壓逐漸漂移，高溫下會(huì)加速該過(guò)程。NBTI是一種電化學(xué)反應(yīng)，PMOS反型溝道中的空穴與Si/SiO2界面處的硅化合物（Si-H、Si-O 等）相互作用，Si-H被打斷，留下帶正電的界面態(tài)Si+（即施主型界面態(tài)），H被釋放到柵氧化層中，在氧化層形成氧化層陷阱。

 

PMOS只要在反型狀態(tài)下工作就會(huì)受到NBTI損傷。因此，NBTI對(duì)待機(jī)條件敏感（例如反相器的“0”輸入）。即上圖柵極施加負(fù)壓，溝道進(jìn)入反型狀態(tài)；源極和漏極電壓為零。

NBTI失效機(jī)理通俗的解釋：當(dāng)PMOS的柵極處于負(fù)偏壓下，PMOS的Si/SiO2界面處會(huì)形成大量的Si-H鍵，在垂直電場(chǎng)作用下，產(chǎn)生的空穴和Si-H進(jìn)行反應(yīng)，使氫原子脫離，形成H、H-或者H2。 

NBTI損傷是由反型溝道中的冷空穴損傷產(chǎn)生的，要注意不要將這種機(jī)制與在高VG狀態(tài)下由碰撞電離產(chǎn)生的PMOS損傷（熱空穴損傷）混淆。NBTI損傷可能導(dǎo)致PMOSFET的參數(shù)發(fā)生顯著變化，特別是閾值電壓絕對(duì)值的增加以及遷移率下降導(dǎo)致驅(qū)動(dòng)電流減小。NBTI的電化學(xué)反應(yīng)速度與柵氧化層電場(chǎng)（VG/tox）和溫度強(qiáng)相關(guān)。

NBTI是限制CMOS亞微米技術(shù)縮放的一個(gè)因素，主要有以下兩個(gè)原因：

1）NBTI與柵氧化層工藝強(qiáng)相關(guān)，氮氧化合物對(duì)NBTI比熱氧化物更敏感。而為了在減薄柵氧化層時(shí)減少硼滲透問(wèn)題（Boron penetration），必須要用到氮氧化合物。

2）隨著器件尺寸的縮放，工作電壓并不隨著物理尺寸的縮小而降低，導(dǎo)致作用于器件上的電場(chǎng)應(yīng)力增大。小尺寸PMOS晶體管中會(huì)有更大的NBTI誘導(dǎo)的VT失配，尤其是SRAM。

NBTI測(cè)試通常在測(cè)試結(jié)構(gòu)（test key）上進(jìn)行而不是產(chǎn)品（芯片）上進(jìn)行，且是在直流偏置條件下進(jìn)行，因此計(jì)算出的壽命應(yīng)被視為工藝或技術(shù)比較的品質(zhì)因數(shù)。短的直流NBTI“壽命”并不意味著在交流條件下產(chǎn)品性能不可接受。

柵極誘導(dǎo)漏極泄漏（Gate-Induced-Drain-Leakage，GIDL）可能會(huì)由于負(fù)偏壓溫度不穩(wěn)定性（NBTI）而增加（尤其是氮氧化合物比純硅氧化物對(duì)NBTI更敏感），這是由于在柵極-漏極重疊區(qū)域的空穴損傷所致。通常，NBTI退化導(dǎo)致芯片電路速度降低而不是災(zāi)難性故障；當(dāng)速度降低足夠大講導(dǎo)致芯片電路故障。另外，允許大電壓過(guò)沖的電路可能對(duì)NBTI更敏感，因?yàn)殡妷涸酱髺艠O電壓加速較大。

NBTI退化模型可以使用如下兩個(gè)公式進(jìn)行預(yù)估：

當(dāng)規(guī)定的Δp退化至失效判據(jù)（Δpt）時(shí)，計(jì)算失效時(shí)間（TTF），對(duì)應(yīng)上面兩個(gè)退化模型公式：

注：失效判據(jù)Δpt 是根據(jù)允許的PMOS參數(shù)偏移量（例如ΔVT或%IDsat）來(lái)定義的。通常，失效判據(jù)的來(lái)源是芯片電路功能對(duì)PMOS參數(shù)敏感性以及對(duì)PMOS參數(shù)的要求。

NBTI模式壽命預(yù)估示例：

目標(biāo)：

計(jì)算加速因子（AF），即AF=TTFuse/TTFaccel

假設(shè)條件：

1）正常使用條件為：50°C芯片溫度和VG=-1.0V

2）加速條件為：140°C和VG=-1.5V

3）α值為3.5

4）n值為0.25

5）表觀活化能Eaa：-0.02eV

AF計(jì)算公式：

 

AF=(VG,accel/VG,use)α/n*exp[(Eaa/k)(1/Taccel–1/Tuse)(1/n)]

 

假設(shè)條件代入計(jì)算：

AF=[(1.5V/1V)3.5/0.25]*exp[(-0.02eV/8.62x10–5eV/K)(1/(273+140)K–1/(273+50)K)(1/0.25)]

AF=292*1.87=546

結(jié)論：從加速應(yīng)力條件轉(zhuǎn)變到正常使用條件，TTF值將增加到加速應(yīng)力值的 546倍。

針對(duì)NBTI退化機(jī)制，下面列舉了相關(guān)制程對(duì)NBTI的影響：

第一，氫是硅氫鍵的主要成鍵物質(zhì)并在NBTI中起主要作用，氘是氫的同位素，與硅結(jié)合形成Si-D鍵，結(jié)合更強(qiáng)烈，具有更好的抗NBTI能力，在氮?dú)浠旌蠚怏w退火中采用D2而不是H2退火；

第二，柵氧中的水增強(qiáng)了NBTI效應(yīng)，濕氧中的NBTI效應(yīng)明顯地要大于在干氧中的NBTI效應(yīng)，通過(guò)在器件有源區(qū)覆蓋SiN薄膜可以抑制水?dāng)U散進(jìn)柵氧；

第三，柵氧化層氮化工藝的優(yōu)化以平衡NBTI效應(yīng)和硼穿通現(xiàn)象；

第四，氟對(duì)于MOS器件有很多有益效應(yīng)，已知的有提高熱載流子免疫力，氧化層完整性和NBTI效應(yīng)；

第五，硼會(huì)增強(qiáng)NBTI效應(yīng)，硼在S/D退火時(shí)穿進(jìn)柵氧化層中。

第六，氧化層的損傷會(huì)增強(qiáng)NBTI效應(yīng)，NBTI的好壞與柵極材料沒(méi)有關(guān)聯(lián)性，柵的預(yù)清洗動(dòng)作對(duì)NBTI的效應(yīng)有潛在影響，NBTI對(duì)于硅晶格方位有很強(qiáng)的敏感性；

第七，機(jī)械應(yīng)力如去除保護(hù)層或者靠近STI處對(duì)器件的NBTI敏感性有影響，后段金屬工藝對(duì)于NBTI也有很大影響，如水汽，PID等引起的器件退化。

附：NBTI測(cè)試與仿真

 

相關(guān)文獻(xiàn)：

 

1）Blat, C.E., Nicollian, E.H., and Poindexter, E.H., “Mechanism of negative-bias-temperature instability,” Journal of Applied Physics, Vol. 69, Issue 3, 1991, pp. 1712-1720. 

 

2）Alam, M.A. and Mahapatra, S., “A comprehensive model of PMOS NBTI degradation,” Microelectronics Reliability, Vol. 45, 2005, p. 71. 

 

3）Huard, V., Denais, M., Perrier, F., Revil, N., Parthasarathy, C., Bravaix, A., and Vincent, E., “A thorough investigation of MOSFETs NBTI degradation,” Microelectronics Reliability, Vol. 45, 2005, pp. 83-98. 

 

4）Mahapatra, S. and Alam, M.A., “A predictive reliability model for PMOS bias temperature degradation,” IEEE Technical Digest – International Electron Devices Meeting, 2002, pp. 505- 508. 

 

5）Chakravarthi, S., Krishnan, A.T., Reddy, K, Machala, C.F., and Krishnan, S., “A comprehensive framework for predictive modeling of negative bias temperature instability,” IEEE International Reliability Physics Symposium Proceedings, 2004, pp. 273-282. 

 

6）Krishnan, A.T., Reddy, V., Chakravarthi, S., Rodriguez, J., John, S., and Krishnan, S., “NBTI Impact on Transistor & Circuit: Models, Mechanisms & Scaling Effects,” IEEE Technical Digest – International Electron Devices Meeting, 2003, pp. 349-353. 

 

7）Liu, C.H., Lee, M.T., Lin, C.Y., et al., “Mechanism and process dependence of negative bias temperature instability (NBTI) for pMOSFETs with ultrathin gate dielectrics,” IEEE Technical Digest – International Electron Devices Meeting, 2001, pp. 861-864.

 

8）Ershov, M., R. Lindley, R., S. Saxena, et al., “Transient effects and characterization methodology of negative bias temperature instability in PMOS transistors,” IEEE International Reliability Physics Symposium Proceedings, 2003, pp. 606-607.

 

9）Abadeer, W. and Ellis, W., “Behavior of NBTI under AC dynamic circuit conditions,” IEEE International Reliability Physics Symposium Proceedings, 2003, pp. 17-22.

 

10）Chen, G., Chuah, K.Y., Li, M.F., et al., “Dynamic NBTI of PMOS transistors and its Impact on MOSFET lifetime,” IEEE International Reliability Physics Symposium Proceedings, 2003, pp. 196-202. 

 

11）Krishnan, A.T., Reddy, V., and Krishnan, S., “Impact of charging damage on negative bias temperature instability,” IEEE Technical Digest – International Electron Devices Meeting, 2001, pp. 865-868. 

 

12）Mahapatra, S., Ahmed, K., Varghese, D., Islam, A.E., Gupta, G., Madhav, L., Saha, D., and Alam, M.A., “On the physical mechanism of NBTI in silicon oxynitride p-MOSFETs: Can differences in insulator processing conditions resolve the interface trap generation versus hole trapping controversy?,” IEEE International Reliability Physics Symposium Proceedings, 2007, pp. 1-9.