您當(dāng)前的位置:檢測(cè)資訊 > 科研開發(fā)
嘉峪檢測(cè)網(wǎng) 2024-11-03 11:43
《半導(dǎo)體器件的失效機(jī)理和模型》將針對(duì)硅基半導(dǎo)體器件常見的失效機(jī)理展開研究。這些失效機(jī)理大致按照從硅到封裝器件的半導(dǎo)體生產(chǎn)工藝流程進(jìn)行了分類:前段制程(FEoL)、后段制程(BEoL)和封裝/界面失效機(jī)理。
注:失效機(jī)理研究只包括那些業(yè)界相對(duì)成熟,同時(shí)還包括這些失效機(jī)理的模型研究現(xiàn)狀。內(nèi)容主要來源為國內(nèi)外文獻(xiàn)的翻譯整理,供大家學(xué)習(xí)參考。
各階段常見的典型失效機(jī)理
前段制程(FEoL)常見的失效機(jī)理
1)與時(shí)間相關(guān)的電介質(zhì)擊穿(TDDB)-- 柵極氧化物
2)熱載流子注入(HCI)
3)負(fù)偏壓溫度不穩(wěn)定性(NBTI)
4)表面反轉(zhuǎn)(移動(dòng)離子)
5)浮柵非易失性存儲(chǔ)器數(shù)據(jù)保持
6)局部電荷捕獲非易失性存儲(chǔ)器數(shù)據(jù)保持
7)相變(PCM)非易失性存儲(chǔ)器數(shù)據(jù)保持
后段制程(BEoL)常見的失效機(jī)理
1)與時(shí)間相關(guān)的電介質(zhì)擊穿(TDDB)-- low k材質(zhì)電介質(zhì)/移動(dòng)銅離子
2)鋁電遷移(Al EM)
3)銅電遷移(Cu EM)
4)鋁和銅腐蝕
5)鋁應(yīng)力遷移(Al SM)
6)銅應(yīng)力遷移(Cu SM)
封裝/界面常見的失效機(jī)理
1)因溫度循環(huán)和熱沖擊導(dǎo)致的疲勞失效
2)因溫度循環(huán)和熱沖擊導(dǎo)致的界面失效
3)因高溫導(dǎo)致的金屬間化合物和氧化失效
4)錫須
5)離子遷移動(dòng)力學(xué)(PCB)--組件清潔度
本文對(duì)銅電遷移(Cu EM)模型進(jìn)行研究
就像鋁(Al)的情況一樣,在銅(Cu)線中,載流電子與銅(Cu)離子之間的動(dòng)量交換會(huì)導(dǎo)致銅離子沿電子電流的方向漂移這種漂移會(huì)產(chǎn)生與電流密度成正比的應(yīng)力梯度,其可能是拉伸的也可能是壓縮的。
在足夠長的金屬導(dǎo)體中和電流密度足夠高的情況下,負(fù)發(fā)散位點(diǎn)的拉伸應(yīng)力會(huì)導(dǎo)致其形成空洞,隨著空洞的增長而導(dǎo)致故障;正發(fā)散位點(diǎn)的壓縮應(yīng)力會(huì)導(dǎo)致其形成擠出物或小丘,導(dǎo)致鈍化層開裂或由于擠出的銅而使相鄰導(dǎo)體短路。

對(duì)于銅制程,電流密度指數(shù)n約為1.1。目前尚不清楚該指數(shù)為何不完全等于1,可能是由于銅中存在非金屬雜質(zhì)。在某些結(jié)構(gòu)中,n的值可能大于1.1但小于2。數(shù)值較高的原因也不明確,但不是因?yàn)榻苟鸁帷?/span>
同鋁線,銅線在高電流密度測(cè)試條件下,需要考慮發(fā)熱(焦耳熱)產(chǎn)生的溫度梯度,未考慮到的自熱可能會(huì)產(chǎn)生明顯大于2的電流密度指數(shù),從高電流密度到低電流密度的失效時(shí)間數(shù)據(jù)外推必須考慮到這一點(diǎn)。另外,由于金屬走線和過孔中銅晶界的密度、位置和電流傳輸路徑的差異,金屬走線和過孔的電遷移動(dòng)力學(xué)不同。
注:與鋁一樣,具有簡單鍵合焊盤連接的單層金屬走線電遷移測(cè)試結(jié)構(gòu)比過孔供電測(cè)試結(jié)構(gòu)的壽命長得多,因此簡單鍵合焊盤連接的單層金屬走線電遷移測(cè)試結(jié)構(gòu)會(huì)產(chǎn)生過于樂觀的壽命預(yù)測(cè)。此外,這種結(jié)構(gòu)在實(shí)際中很少存在,過孔端接的測(cè)試結(jié)構(gòu)更能代表產(chǎn)品設(shè)計(jì)。
過孔端接測(cè)試結(jié)構(gòu)(Via-terminated test structures)壽命分布會(huì)受到電子流方向、過孔數(shù)量和布局的影響,設(shè)計(jì)師需要考慮電阻和飽和效應(yīng)。過孔端接測(cè)試結(jié)構(gòu)必須精心設(shè)計(jì),以避免電阻飽和和水庫效應(yīng),這會(huì)產(chǎn)生具有誤導(dǎo)性的t50和σ值。


失效時(shí)間(TTF)的模型公式如下:

在這個(gè)模型中,J必須遠(yuǎn)大于Jcrit才能從測(cè)試條件外推到正常使用條件。J是平均電流密度。
根據(jù)布萊奇關(guān)系公式:Lb×Jcrit=常數(shù),布萊奇長度和臨界電流密度相關(guān),銅金屬導(dǎo)體的常數(shù)在3000A/cm左右。例:對(duì)于20mA/μm²量級(jí)的應(yīng)力電流密度,測(cè)試結(jié)構(gòu)的長度通常在200~400μm之間。
必須強(qiáng)調(diào)的是,足夠長的金屬導(dǎo)體定義必須是該線的長度大大超過所施加電流密度下的布萊奇長度。如果線的長度不超過布萊奇長度的數(shù)倍,那么從測(cè)試中可以得到較大的表觀n值。
失效判據(jù)是電阻百分比增加(常用的是ΔR/R×100%=20%)。銅的電阻與時(shí)間R(t)曲線的表現(xiàn)與鋁的不同。鋁顯示出一個(gè)較短的不活躍期(電阻無變化),主要是由于潛伏期,隨后電阻隨時(shí)間線性增加;而銅顯示出一個(gè)較長的初始不活躍期,隨后電阻迅速躍升,然后電阻隨時(shí)間線性增加。
銅電遷移的過孔/線路測(cè)試結(jié)構(gòu)1.1<n<2,激活能Eaa=0.85~0.95eV。
Cu EM壽命預(yù)估示例:
目標(biāo):
計(jì)算加速條件下和正常使用條件下的加速因子(AF)。
假設(shè)條件:
被測(cè)樣品:具有大晶粒尺寸的長Cu金屬導(dǎo)線
1)正常使用條件為:50°C芯片溫度和2.0×105A/cm²的電流密度
2)加速條件為:80°C芯片溫度和2.5×105A/cm²的電流密度
3)表觀活化能Eaa:0.9eV
4)J>>Jcrit,n=1.1
AF計(jì)算公式:
AF=(Juse/Jaccel)–n*exp[(Eaa/k)(1/Tuse–1/Taccel)]
假設(shè)條件代入計(jì)算:
AF=(2.0/2.5)–1.1*exp[(0.9eV/8.62x10–5eV/K)(1/(273+50)K–1/(273+80)K)]=1.28*15.6=20
結(jié)論:從電流密度高、溫度高的加速測(cè)試環(huán)境轉(zhuǎn)移到電流密度低、溫度低的正常使用環(huán)境,TTF(故障時(shí)間)值將增加約20倍。電流密度使故障加速約1.3倍,而溫度使故障加速約16倍。
相關(guān)文獻(xiàn):
1)E.T. Ogawa, et al., “Electromigration Reliability Issues in Dual-Damascene Cu Interconnections,” IEEE Transactions on Reliability, Vol. 51, Issue 4, 2002, pp. 403-419.
2)K.N. Tu, “Recent advances on electromigration in very-large-scale-integration of interconnects,” Journal of Applied Physics, Vol. 94, Issue 9, 2003, pp. 5451-5473.
3)A.H. Fischer, O. Aubel, J.Gill, T.C.Lee, B.Li, C.Christiansen, F.Chen, M.Angyal, T.Bolom, E.Kaltalioglu "Reliability Challenges in Copper Metallizations arising with the PVD Resputter Liner Engineering for 65 nm and beyond," IEEE International Reliability Physics Symposium Proceeding,s 2007, pp. 511-515
4)B. Li, T.D. Sullivan, and T.C. Lee, “Line Depletion Electromigration Characterization of Cu Interconnects,” IEEE Transactions on Device and Materials Reliability, Vol. 4, Issue 1, 2004, pp. 80-85
5)B. Li, et al., “Impact of Via-line Contace on Cu Interconnect Electromigration Performance,” IEEE International Reliability Physics Symposium Proceedings, 2005, pp. 24-30.
6)J.R. Black, “Electromigration Failure Modes in Aluminum Metallization for Semiconductor Devices,” Proceedings of the IEEE, Vol. 57, Issue 9, 1969, pp. 1587-1594.
7)J.J. Clement, “Reliability analysis for encapsulated interconnect lines under dc and pulsed dc current using a continuum electromigration transport model,” Journal of Applied Physics, Vol. 82, Issue 12, 1997, pp. 5991-6000.
8)R.G. Filippi, et al., “Electromigration Results with Large Sample Size for Dual Damascene Structures in a Copper/CVD Low-k Dilelectric Technology,” IEEE International Interconnect Technology Conference Proceedings, 2006, pp. 98-100.

來源:Top Gun實(shí)驗(yàn)室