您當(dāng)前的位置：檢測資訊 > 科研開發(fā)
嘉峪檢測網(wǎng) 2024-11-16 10:05
一、半導(dǎo)體技術(shù)發(fā)展趨
以集成電路芯片為代表的微電子技術(shù)不僅在信息社會的發(fā)展歷程中起到了關(guān)鍵性作用，也在5G通信、人工智能等前沿科技領(lǐng)域和無人駕駛、物聯(lián)網(wǎng)等新興應(yīng)用領(lǐng)域扮演著至關(guān)重要的角色。
電子元器件逐步向著低成本、小型化、高度集成化的方向發(fā)展。這也要求集成電路技術(shù)（Integratedcircuit,IC）應(yīng)該具有更高的I/O密度和更短的線寬、線距來提高芯片集成度。
目前最前沿的光刻技術(shù)已進入到3-5nm階段且后續(xù)尺寸縮小進展緩慢，芯片特征尺寸開始接近物理極限。過去微電子技術(shù)的發(fā)展歷程，性能的提升很大程度上依賴于光刻技術(shù)的進步所帶來的晶體管特征尺寸的減小。然而近年來隨著技術(shù)節(jié)點的不斷演進，晶體管的特征尺寸已逐漸逼近物理極限，想要繼續(xù)沿“摩爾定律”縮減特征尺寸越來越困難。
為了繼續(xù)提升集成電路性能，半導(dǎo)體產(chǎn)業(yè)界近年來一方面繼續(xù)減小晶體管特征尺寸，通過改進制造工藝來提升晶體管性能。
其中，鰭式場效應(yīng)管（FinFET）及其衍生技術(shù)自22 nm技術(shù)節(jié)點以來在晶體管特征尺寸的縮減中扮演了重要角色。如圖所示，相比于傳統(tǒng)平面型晶體管，F(xiàn)inFET晶體管的柵極對溝道形成了三面環(huán)繞，從而增強了柵電壓對溝道載流子的調(diào)控能力，減小了漏電流，提升了晶體管的電性能。
另一方面是采用新型封裝技術(shù)來提升集成電路的整體性能，例如系統(tǒng)級封裝（SiP）、三維集成（3-D integration）等通過將多層管芯（die）垂直堆疊，并使用硅通孔（TSV）實現(xiàn)管芯間的垂直互連，可大幅減小全局互連長度，從而減小延時和功耗，提升集成電路的整體性能。
接下來可以看下二維封裝到三維封裝的技術(shù)演變。
下圖是傳統(tǒng)二維封裝方式：
下圖是SIP(系統(tǒng)級封裝)方式：
下圖是三維集成封裝方式：
其中，三維集成是非常有潛力的一種新型封裝技術(shù)，近年來逐漸在實際產(chǎn)品中得到應(yīng)用。
2.5D/3D先進封裝技術(shù)是芯片系統(tǒng)關(guān)于延續(xù)摩爾定律的有效解決方案之一，該技術(shù)主要目的是通過在垂直方向上堆疊芯片以實現(xiàn)更高密度的集成。
其中，3D封裝技術(shù)與2.5D封裝技術(shù)的差別主要在于3D封裝技術(shù)是通過硅通孔（ThroughSiliconVia,TSV）或玻璃通孔（ThroughGlassVia,TGV）把所有芯片都垂直連接，而2.5D封裝技術(shù)指的是將多個芯片平鋪在中介層上，中介層上有再布線層，用于芯片間的水平互連，而中介層再通過通孔把芯片與封裝基板相連，進而實現(xiàn)多個芯片的垂直互連，這種將多種不同材質(zhì)、尺寸、功能封裝到一個系統(tǒng)內(nèi)的技術(shù)也被稱作三維異質(zhì)集成技術(shù)，其中實現(xiàn)中介層互連功能的關(guān)鍵工藝則是相應(yīng)的通孔制備及孔金屬化。
2.5D封裝技術(shù)的關(guān)鍵之一是轉(zhuǎn)接板為主要構(gòu)成的中介層，目前轉(zhuǎn)接板根據(jù)材料的不同有玻璃基、硅基、有機物三種類型，其中硅基轉(zhuǎn)接板技術(shù)相對成熟，已經(jīng)在實際生產(chǎn)中實現(xiàn)應(yīng)用，然而硅基轉(zhuǎn)接板在實際應(yīng)用中存在高頻損耗高和成本昂貴等問題，因此人們開始尋找硅的替代品。
現(xiàn)在硅基轉(zhuǎn)接板最有潛力的替代者是玻璃基轉(zhuǎn)接板，玻璃基轉(zhuǎn)接板的優(yōu)勢在于它是絕緣體，高電阻不僅帶來了更低的高頻損耗以及更少的信號串?dāng)_，還可以避免制備介質(zhì)層，降低了工藝難度；其次玻璃的熱膨脹系數(shù)接近硅，這使得玻璃中介層與硅芯片構(gòu)成的系統(tǒng)有著比有機中介層更高的熱穩(wěn)定性和機械穩(wěn)定性，提高了可靠性；最后是玻璃表面光滑平整，這對于高密度布線而言是十分重要的。
二、先進封裝技術(shù)
當(dāng)前集成電路產(chǎn)品中很可能同時使用了三維集成技術(shù)和FinFET技術(shù)。
如圖所示為當(dāng)前一種典型的三維集成技術(shù)場景——高帶寬內(nèi)存（HBM），其中多層管芯堆疊之間的垂直互連由硅通孔實現(xiàn)，各層管芯的有源電路則可能是基于FinFET工藝制造。
下圖為新興的單片三維集成（monolithic 3-D integration）技術(shù)，其中使用單片層間過孔來實現(xiàn)多層FinFET有源器件的互連，以實現(xiàn)更高的性能和更小的尺寸。其中，上下層Tier 之間由單片層間過孔（MIVs）實現(xiàn)互連。
另外，根據(jù)國際器件與系統(tǒng)藍圖（IRDS）的預(yù)測，3nm及以后技術(shù)節(jié)點的邏輯器件中將很可能同時使用這兩類技術(shù)以滿足性能需求，如表格所示。
由此可見，通過硅通孔實現(xiàn)垂直互連，每層管芯中的有源電路則可能是基于FinFET工藝制造，堆疊的管芯與倒裝管芯之間通過插入層實現(xiàn)互連。
此外，在以印制電路板（Printed circuit boards,PCB）為主要構(gòu)成的外界系統(tǒng)方面，提高集成度的方案是高密度互連技術(shù)（High Density Interconnection, HDI）。
這種技術(shù)通過通孔、盲孔、埋孔的共同作用實現(xiàn)多層布線以及層間互連，以此來滿足器件小型化和高度集成化的需求。
孔金屬化過程主要包括制備金屬種子層和電鍍填孔兩個部分，其中金屬種子層的作用是使不導(dǎo)電基板覆蓋一層導(dǎo)體達到導(dǎo)電效果，金屬種子層的連續(xù)性及完整性是孔導(dǎo)通兩端、實現(xiàn)電信號互連的基礎(chǔ)。
三、TGV工藝介紹
制備TGV玻璃通孔的方式很多，包括有噴砂工藝、超聲波鉆孔（ultra-sonicdrilling,USD）、激光誘導(dǎo)深度刻蝕（laserinduceddeepetching,LIDE）等方法，其中應(yīng)用最為廣泛的是激光誘導(dǎo)深度刻蝕的方法。
激光誘導(dǎo)深度刻蝕采用的超快激光光源，超快激光加工最顯著的特征就是熱影響區(qū)域小。對于傳統(tǒng)激光而言，由于使用的激光脈沖寬度達到納秒量級甚至更長，聚焦后的光斑為微米量級，因此在加工過程中，熱擴散現(xiàn)象非常明顯，嚴(yán)重影響加工精度。而超快激光的脈沖寬度非常窄，因此當(dāng)超快激光作用在材料表面時，它的短脈沖時間意味著能量密度非常高，能夠在非常短的時間內(nèi)將能量局部集中在材料表面上。由于能量密度非常高，材料瞬間被加熱到極高溫度，于是材料就被以汽相形式蒸發(fā)，并且會帶走部分材料內(nèi)部的熱量，使得周圍區(qū)域的溫度變化非常小，所以周圍熱影響區(qū)域很小。
該方法采用不同頻率，不同聚焦類型的激光在玻璃上打出孔徑在1μm以下的小孔，之后在以氫氟酸為主要構(gòu)成的刻蝕液中濕法刻蝕特定時間來制備相應(yīng)大小的TGV。
該方法目前可以制備的TGV側(cè)壁垂直度和深寬比范圍廣，典型的TGV深寬比為1：10。此外，該制備方案還可以制備玻璃盲孔，經(jīng)過金屬填充后的玻璃盲孔可以實現(xiàn)信號屏蔽的功能，在特定器件上起到關(guān)鍵性作用。
TGV的金屬化主要包括有制備金屬種子層和電鍍填孔兩個部分，其中電鍍填孔主要與孔的形狀、施加電流類型以及鍍液內(nèi)的添加劑成分有著較強的關(guān)聯(lián)性。
制備金屬種子層則是TGV實現(xiàn)三維互連的關(guān)鍵技術(shù)之一，一方面金屬種子層是導(dǎo)電層進行電鍍的基礎(chǔ)，缺失了種子層的位置無法導(dǎo)電進行電鍍。另一方面，因為交流電環(huán)境下電流具有趨膚效應(yīng)，大部分電流都會通過種子層進行流通，因此一個完整連續(xù)的金屬種子層對于TGV金屬化而言十分重要的。
四、TGV金屬化工藝
金屬種子層制備方式包括物理氣相沉積（Physical vapor deposition, PVD）、化學(xué)氣相沉積（Chemical vapor deposition, CVD）、原子層沉積（Atomic layer deposition， ALD）、化學(xué)鍍（Electroless plating）等，其中最常用于TGV金屬化的是磁控濺射工藝，該工藝是PVD工藝的一種。
磁控濺射技術(shù)
典型的磁控濺射工藝需要先在基板上濺射Ti、Ta及其氮化物作為阻擋層，在阻擋電鍍的Cu擴散至襯底的同時還作為粘附層加強Cu和玻璃間的結(jié)合力，這種方法在物件表面制備的薄膜均勻性好，沉積速率適中。
五、結(jié)論：
隨著算力芯片領(lǐng)域，巨頭積極投入研發(fā)。目前人工智能對數(shù)據(jù)中心和傳輸效率提出了更高的要求，尤其是對低功耗、高帶寬的光模塊的需求更加迫切，而高算力Chiplet芯片離不開Cowos、FOEB等先進封裝平臺。因此，隨著AI芯片尺寸/封裝基板越來越大，玻璃基封裝被各大公司提上日程，期望玻璃基板能夠構(gòu)建更高性能的多芯片系統(tǒng)級封裝（SiP）。
目前該技術(shù)標(biāo)準(zhǔn)主要由AMD、NVIDIA和海力士主推，英特爾認(rèn)為基于玻璃基板、CPO將是先進封裝 下一代主流技術(shù)。相比有機板和硅，玻璃基板的性能和密度均有提高，可以允許在更小的占用面積下封裝更多的Chiplets，以此帶來更低的整體成本的功耗，讓未來數(shù)據(jù)中心和AI產(chǎn)品得到大幅改進。隨著國家對半導(dǎo)體的重視，國內(nèi)也有公司應(yīng)用該技術(shù)。三維集成技術(shù)是一種非常有前途的芯片技術(shù)。
參考文獻：
(1)閔球 三維封裝集成電路中的電熱特性分析研究[D].
(2)龍致遠 電子互連微孔金屬化方法及機理研究[D].
(3)王紫任 高速電路與電子封裝中電連接故障對信號完整性影響研究[D].
(4)廣發(fā)證券 半導(dǎo)體設(shè)備行業(yè)系列研究：玻璃基板從零到一，TGV為關(guān)鍵工藝[C].
(5)東方財富證券 Chiplet與先進封裝共塑后摩爾時代半導(dǎo)體產(chǎn)業(yè)鏈新格局[C].
(6)華金證券 走進“芯”時代系列深度之六十七“25D、3D封裝”[C].
來源：半導(dǎo)體全解
關(guān)于我們 聯(lián)系我們 營業(yè)執(zhí)照 全國服務(wù)電話：400-818-0021 嘉峪檢測版權(quán)所有 備案號：京ICP備14047019號-2 
京公網(wǎng)安備11010802046783號
