中文字幕一级黄色A级片|免费特级毛片。性欧美日本|偷拍亚洲欧美1级片|成人黄色中文小说网|A级片视频在线观看|老司机网址在线观看|免费一级无码激情黄所|欧美三级片区精品网站999|日韩av超碰日本青青草成人|一区二区亚洲AV婷婷

(1)量子物理效應(yīng)制約摩爾定律正常延續(xù)

最近半個(gè)多世紀(jì)信息技術(shù)的高速發(fā)展很大程度上可以歸因于摩爾定律的持續(xù)。摩爾定律是英特爾創(chuàng)始人之一的戈登·摩爾于1965年提出經(jīng)驗(yàn)規(guī)律，其指出集成電路上可以容納的晶體管數(shù)目在大約每經(jīng)過(guò)18個(gè)月到24個(gè)月便會(huì)增加一倍，即處理器的性能大約每?jī)赡攴槐叮瑫r(shí)價(jià)格下降為之前的一半。

近幾十年來(lái)摩爾定律的延續(xù)帶來(lái)了算力的指數(shù)級(jí)增長(zhǎng)、生產(chǎn)效率的極大提高以及人類生活形態(tài)的根本變化。但是，遵循摩爾定律的芯片技術(shù)發(fā)展不可永久持續(xù)。隨著半導(dǎo)體制程節(jié)點(diǎn)的持續(xù)演進(jìn)，短溝道效應(yīng)以及量子隧穿效應(yīng)帶來(lái)的發(fā)熱、漏電等問(wèn)題愈發(fā)嚴(yán)重，對(duì)縮微器件的性能產(chǎn)生由量到質(zhì)的影響，追求經(jīng)濟(jì)效能的摩爾定律日趨放緩，難以為繼。

目前集成電路行業(yè)已經(jīng)進(jìn)入到了后摩爾時(shí)代，為保障芯片性能的不斷提升，身處后摩爾時(shí)代需要進(jìn)一步發(fā)展新理論和新技術(shù)來(lái)延續(xù)摩爾定律（More Moore）或超越摩爾定律（More than Moore）。

延續(xù)摩爾定律主要是指在晶體管結(jié)構(gòu)優(yōu)化和工藝微縮方向繼續(xù)挖掘，超越摩爾定律則是轉(zhuǎn)向探索系統(tǒng)級(jí)架構(gòu)優(yōu)化，新材料替換，制造方法和算法優(yōu)化等。

摩爾定律繼續(xù)推進(jìn)所帶來(lái)的經(jīng)濟(jì)效益正在銳減。隨著先進(jìn)工藝節(jié)點(diǎn)不斷演進(jìn)，芯片的線寬不斷縮小，單顆芯片上可容納的晶體管數(shù)量也快速增加，單位面積性能得以相應(yīng)提升。根據(jù)IBS報(bào)告，以80mm²面積的芯片裸片為例，在16nm工藝節(jié)點(diǎn)下，單顆裸片可容納的晶體管數(shù)量為21.12億個(gè)；在7nm工藝節(jié)點(diǎn)下，該晶體管數(shù)量可增長(zhǎng)到69.68億個(gè)。單位面積下晶體管數(shù)量的快速上升促使晶體管的單位成本快速下降。

當(dāng)芯片制程進(jìn)一步接近1nm時(shí)，量子物理的影響將非常顯著，現(xiàn)有工藝制程會(huì)受到量子效應(yīng)的極大影響，因此很難進(jìn)一步往前推進(jìn)。除此之外，新工藝制程也帶來(lái)了極其昂貴的研發(fā)成本。

（2）新型器件結(jié)構(gòu)暫緩摩爾定律失效。

在45nm工藝制程之前摩爾定律基本可以正常延續(xù)，而到了45nm工藝節(jié)點(diǎn)時(shí)，過(guò)大的泄漏電流已經(jīng)讓微縮難以為繼，因此英特爾采用了被稱為high-k的嶄新材料來(lái)制造晶體管閘極電介質(zhì)，晶體管閘極的電極也采用了新的金屬材料組合。

而當(dāng)工藝制程進(jìn)一步演進(jìn)到28nm以下時(shí)，傳統(tǒng)的平面晶體管結(jié)構(gòu)完全不能支撐進(jìn)一步器件微縮，2011年以后以FinFET為代表的新型器件結(jié)構(gòu)全面崛起幫助了摩爾定律的延續(xù)。至此以后工藝制程的微縮變得更為困難，英特爾公司的制程也長(zhǎng)期被卡在14nm附近導(dǎo)致處理器性能提升緩慢。即便是采用了FinFET技術(shù)也并沒(méi)有能夠?yàn)槟柖裳訅鄱嗑茫S著工藝制程進(jìn)入了10nm以下，一些如GAAFET這樣的新的器件結(jié)構(gòu)又將被應(yīng)用到產(chǎn)業(yè)中。

（3）FinFET成為半導(dǎo)體器件主流選擇。

從1960年到2010年左右，基本的平面MOSFET（PlanarFET）結(jié)構(gòu)基本保持不變，直到進(jìn)一步增加晶體管密度和降低器件功耗變得不可能。加州大學(xué)伯克利分校的胡正明教授在1999年報(bào)道了平面晶體管的后繼者FinFET的發(fā)明，在三維結(jié)構(gòu)的MOS晶體管與雙柵MOSFET結(jié)構(gòu)的基礎(chǔ)上進(jìn)一步提出了自對(duì)準(zhǔn)的雙柵MOSFET結(jié)構(gòu)，因?yàn)樵摼w管的形狀類似魚鰭，所以稱為FinFET晶體管（鰭式場(chǎng)效應(yīng)晶體管）。

FinFET作為第一個(gè)3DMOSFET，將扁平而寬的晶體管結(jié)構(gòu)變?yōu)楦叨木w管結(jié)構(gòu)，其好處是在更小的面積內(nèi)獲得更好的性能，可以類比為在擁擠的城市中多層建筑相對(duì)于單層建筑的優(yōu)勢(shì)。

從結(jié)構(gòu)來(lái)看，平面MOSFET只能在閘門的一側(cè)控制電路的接通與斷開，但是在FinFET架構(gòu)中，閘門被設(shè)計(jì)成類似魚鰭的叉狀3D架構(gòu)，可于電路的兩側(cè)控制電路的接通與斷開。這種叉狀3D架構(gòu)不僅能改善電路控制和減少漏電流，同時(shí)讓晶體管的閘長(zhǎng)大幅度縮減。英特爾在FinFET工藝上率先推進(jìn)，于2011年推出商業(yè)化FinFET技術(shù)并應(yīng)用到22nm制程工藝上，顯著提高性能的同時(shí)降低了功耗。之后臺(tái)積電、三星等全球各大廠商陸續(xù)跟進(jìn)，在16/14nm節(jié)點(diǎn)中采用FinFET技術(shù)并取得了巨大成功，使得FinFET大放異彩。

GAAFET工藝接力FinFET實(shí)現(xiàn)更高效晶體管設(shè)計(jì)。從16/14nm開始，F(xiàn)inFET已經(jīng)成為半導(dǎo)體器件的主流選擇，成功推動(dòng)了數(shù)代半導(dǎo)體工藝的發(fā)展，不過(guò)FinFET工藝的物理極限是7nm制程。到了7nm節(jié)點(diǎn)后即使是FinFET也不足以在保證性能的同時(shí)抑制漏電，但是在極紫外（EUV）光刻機(jī)以及砷化銦鎵的助力下，F(xiàn)inFET得以在7nm以下的更先進(jìn)制程中使用。到了5nm節(jié)點(diǎn)后，雖然已經(jīng)使用上了EUV光刻技術(shù)，但是基于FinFET結(jié)構(gòu)進(jìn)行的芯片尺寸縮小也出現(xiàn)了諸多問(wèn)題，變得更加困難。鰭片距離太近、漏電重新出現(xiàn)，再加上其不斷拉高的深度和寬度之比將使得鰭片難以在本身材料內(nèi)部應(yīng)力的作用下維持直立形態(tài)，以及物理材料的極限都讓3DFinFET晶體管難以為繼。FinFET走向極限時(shí)，延續(xù)半導(dǎo)體技術(shù)經(jīng)典摩爾定律的新興技術(shù)GAAFET問(wèn)世，其中環(huán)柵(GAA)是一種新的3D薄體CMOS結(jié)構(gòu)。GAAFET工藝圍繞通道的四個(gè)側(cè)面設(shè)計(jì)，以確保減少功率的泄漏，進(jìn)一步改善對(duì)通道的控制。

此外，GAAFET工藝還能夠?qū)崿F(xiàn)更高效的晶體管設(shè)計(jì)，擁有更小的整體制程尺寸，大大提升了芯片的每瓦性能。

GAAFET有兩種結(jié)構(gòu)：使用納米線（Nanowire）作為電子晶體管鰭片的常見(jiàn)GAAFET；與以納米片（Nanosheet）形式出現(xiàn)的較厚鰭片的多橋通道場(chǎng)效應(yīng)管MBCFET，這兩種方式都可以實(shí)現(xiàn)3nm工藝節(jié)點(diǎn)。從GAAFET到MBCFET，可以視為從二維到三維的拓展，能夠有效改進(jìn)電路控制，降低漏電率。

CFET有望助力突破1nm工藝節(jié)點(diǎn)。為了進(jìn)一步加強(qiáng)靜電控制能力，CFET（Complementary FET，互補(bǔ)場(chǎng)效應(yīng)晶體管）也隨即誕生，這是一種新型三維結(jié)構(gòu)晶體管工藝，它在GAAFET工藝基礎(chǔ)上改進(jìn)得到。

CFET一般采用Nanosheet結(jié)構(gòu)，將一個(gè)p型NanosheetFET疊加在一個(gè)n型Nanosheet FET之上實(shí)現(xiàn)工藝單元集成，減少單個(gè)工藝單元的面積占用，形成三維晶體管。CFET在4T（Track）軌道單元設(shè)計(jì)中優(yōu)于叉片晶體管，使其成為1nm以下邏輯技術(shù)節(jié)點(diǎn)中極具吸引力的器件架構(gòu)。

但值得說(shuō)明的是CFET的標(biāo)準(zhǔn)單元(standard cell)設(shè)計(jì)要求從全局考慮以克服堆疊結(jié)構(gòu)帶來(lái)的高度限制，以便實(shí)現(xiàn)對(duì)晶體管性能最大化增益。

FinFET、GAA、CFET等工藝從晶體管結(jié)構(gòu)優(yōu)化方向有效延續(xù)了摩爾定律，但這些新型器件的結(jié)構(gòu)導(dǎo)致工藝復(fù)雜，各大廠商實(shí)現(xiàn)的技術(shù)路線也各不相同。例如同樣是7nm制程的，臺(tái)積電和三星的采取的技術(shù)路線區(qū)別很大。目前摩爾定律的延續(xù)已經(jīng)變得十分困難，大量新技術(shù)新工藝以及新結(jié)構(gòu)的采用使得芯片制造成本成倍增加。為維持晶體管密度持續(xù)增加，每革新一代制程需要大量的技術(shù)和工藝創(chuàng)新，因而經(jīng)濟(jì)成本很難攤薄。此外隨著晶體管的不斷微縮，晶體管的缺陷問(wèn)題也在不斷增加，當(dāng)前晶體管的加工無(wú)論是多重曝光還是浸潤(rùn)式光刻均是在追求極致的微縮，會(huì)大幅提升工藝一致性和準(zhǔn)確性控制的難度，因此出現(xiàn)工藝誤差甚至加工缺陷的情況愈發(fā)嚴(yán)重，最終導(dǎo)致芯片成品率低、器件故障率高，加工出來(lái)的合格產(chǎn)品價(jià)格居高不下，這也使得產(chǎn)業(yè)界需要在器件工藝之外探索更多樣性的功能實(shí)現(xiàn)方法來(lái)超越摩爾定律。