您當(dāng)前的位置:檢測資訊 > 科研開發(fā)
嘉峪檢測網(wǎng) 2025-01-04 10:27
什么是晶背供電技術(shù)?
先簡單上個圖,來對比下傳統(tǒng)正面供電和晶背供電芯片的結(jié)構(gòu)差異。顧名思義,正面供電就是將電源通過正面頂層金屬將電源輸入通過金屬過孔傳遞到晶體管;晶背供電是將電源通過背面金屬直接傳遞到晶體管或通過M1金屬層傳遞到晶體管。


目前業(yè)界三種晶背供電技術(shù)如下圖所示:
1)PowerVia于2024年上半年在Intel 20A制程節(jié)點(diǎn)上推出,通過背面電源分配網(wǎng)絡(luò)(BS-PDN)將電源線移至晶圓背面,解決芯片單位面積微縮中日益嚴(yán)重的互連瓶頸問題。
2)臺積電推出最新的A16芯片工藝技術(shù),選擇背面電源分配網(wǎng)絡(luò)的實現(xiàn)方式是低復(fù)雜度的埋入式電源軌(Buried Power Rail),可以用現(xiàn)有的工具實現(xiàn),在保守但可實現(xiàn)的架構(gòu)選擇上進(jìn)行研發(fā)。

為什么要發(fā)展晶背供電技術(shù)?
背面電源分配網(wǎng)絡(luò)(Backside Power Delivery Network)正在嘗試解決晶體管微縮過程中的一個重大問題——能耗。這里存在一個電阻問題,這是電氣工程中的一個基本問題。需要溫馨提醒讀者的是,電阻表示材料對電流阻礙作用的強(qiáng)弱。對于銅這類材料來說,電阻從來都不是一個限制因素,但是隨著我們不斷縮小銅線的尺寸,電阻開始呈指數(shù)級增長。

隨著器件的微縮,金屬過孔和金屬層也等比例進(jìn)行微縮,因此金屬層疊加會產(chǎn)生電阻造成電壓降,而層數(shù)越多,電阻越高,這就使得電壓降的情況更嚴(yán)重。在半導(dǎo)體中,這些底層結(jié)構(gòu)對于最關(guān)鍵的晶體管層的整體設(shè)計來說是必不可少的。所以,我們不能再在晶圓正面構(gòu)建大量的層疊結(jié)構(gòu)了。

現(xiàn)有的解法是通過材料的優(yōu)化,如采用鈷(Cobalt)等新金屬層。鈷能幫助線路維持足夠的電荷,以便向晶體管傳輸信號和電力,使其正常工作。然而,這種關(guān)系即將達(dá)到一個基本極限,這在一定程度上阻礙了制造更小晶體管的能力。

晶背供電技術(shù)solution
背面電源分配網(wǎng)絡(luò)(Backside Power Delivery Network)是一種很巧妙的方法,它將信號層和電源層分開,更大程度地縮小晶體管的尺寸。下面是一個關(guān)于背面電源分配網(wǎng)絡(luò)(BS-PDN)如何縮小結(jié)構(gòu)尺寸的例子。


背面供電是一項巨大的變革。我們會把電源線移到襯底下方,這樣就能在頂部騰出更多布線空間。要知道,現(xiàn)代芯片中有數(shù)十億個相互連接的晶體管,芯片上有很多層信號互連線路。與此同時,芯片頂部還有一個電源網(wǎng)格,這是一個由電源線和地線組成的網(wǎng)絡(luò),它能在半導(dǎo)體芯片上分配電力,為晶體管供電。目前,所有的互連線路和電力傳輸都來自頂部的不同金屬層?,F(xiàn)在設(shè)想一下,當(dāng)我們把所有電源都移到背面時,布線的復(fù)雜程度將會大大降低,我們就能更密集地布局和布線晶體管,改善擁塞狀況。


來源:Top Gun實驗室