您當(dāng)前的位置:檢測資訊 > 科研開發(fā)
嘉峪檢測網(wǎng) 2025-01-24 17:07
目前在電子行業(yè)中,計算機(jī)芯片表面可容納的晶體管數(shù)量已趨近極限。芯片制造商開始尋求新的晶體管數(shù)量增長途徑。業(yè)界希望把晶體管和半導(dǎo)體元件堆疊于多個表面,如同將平房改建成高樓一般。這種多層芯片能夠處理海量數(shù)據(jù),執(zhí)行比現(xiàn)有電子產(chǎn)品更為復(fù)雜的功能。然而,芯片構(gòu)建平臺成為一大阻礙。任何可堆疊芯片都需包含厚厚的硅 “地板” 作為各層的一部分,這會使功能性半導(dǎo)體層之間的通信速度減緩。
美國
近日,美國麻省理工學(xué)院的工程師們成功攻克這一難題,他們開發(fā)了無縫堆疊電子層的方法,可以制造出速度更快、密度更高、性能更強(qiáng)大的計算機(jī)芯片。研究人員將兩種不同的過渡金屬二硫化物(TMD)層二硫化鉬和二硒化鎢直接交替堆疊,可成倍增加芯片上的晶體管數(shù)量,不需要任何硅晶片基板,從而實現(xiàn)更好、更快的層間通信和計算,且工作溫度低。此方法讓工程師可以在任意隨機(jī)晶體表面構(gòu)建高性能晶體管、內(nèi)存和邏輯元件,而非局限于硅晶片的厚重晶體支架。研究人員指出,沒有厚硅基板,多個半導(dǎo)體層能夠更緊密接觸,實現(xiàn)更優(yōu)、更快的層間通信與計算。

圖:該團(tuán)隊將半導(dǎo)體粒子(粉色部分)以三角形的形式沉積在密閉的正方形內(nèi),以創(chuàng)建高質(zhì)量的電子元件,直接位于其他半導(dǎo)體層(紫色、藍(lán)色和綠色層)之上。
研究人員預(yù)計,該方法可應(yīng)用于構(gòu)建人工智能硬件,例如以筆記本電腦或可穿戴設(shè)備的堆疊芯片形式呈現(xiàn),其速度與功能將與當(dāng)今超級計算機(jī)相當(dāng),數(shù)據(jù)存儲量可媲美物理數(shù)據(jù)中心。“這一突破為半導(dǎo)體行業(yè)帶來巨大潛力,使芯片堆疊擺脫傳統(tǒng)限制,” 研究作者、麻省理工學(xué)院機(jī)械工程副教授 Jeehwan Kim 表示,“這可能大幅提升人工智能、邏輯和內(nèi)存應(yīng)用的計算能力。”
2023年,研究團(tuán)隊為在非晶涂層硅晶片生長 TMD,促使原子排列成高質(zhì)量單晶形式而非隨機(jī)多晶無序形式,在硅晶片上覆蓋一層極薄的二氧化硅“掩模”。但該方法僅在 900℃ 左右有效,容易傷害底層電路。因此在新研究中,研究人員為在低溫下生長單晶二維材料以保護(hù)底層電路,從冶金學(xué)找到辦法。冶金中熔融金屬倒入模具,液體會在邊緣優(yōu)先 “成核”,形成規(guī)則晶體。研究人員將此概念用于 AI 硬件,繼續(xù)用二氧化硅掩模覆蓋電路,在掩模 “口袋” 邊緣沉積 TMD “種子”,發(fā)現(xiàn)邊緣種子在低至 380℃ 就能長成單晶材料,而中心種子則需更高溫度。研究人員進(jìn)一步利用該方法制造出多層芯片。
研究人員稱,該方法可使芯片半導(dǎo)體元件密度翻倍,對現(xiàn)代邏輯電路基本構(gòu)成的金屬氧化物半導(dǎo)體(CMOS)尤是如此,并稱,用此技術(shù)能造出 3D 邏輯芯片、3D 內(nèi)存及其組合,可生長堆疊數(shù)十到數(shù)百個邏輯層與內(nèi)存層。且傳統(tǒng) 3D 芯片依靠硅晶圓鉆孔制成,限制了堆疊層數(shù)量、垂直對準(zhǔn)分辨率和成品率,而新的材料生長方法能一次性解決這些問題。為進(jìn)一步推動可堆疊芯片設(shè)計商業(yè)化,研究團(tuán)隊創(chuàng)立了一家 “FS2”(未來半導(dǎo)體 2D 材料)公司,下一步將擴(kuò)大規(guī)模,從展示小型設(shè)備陣列過渡到專業(yè) AI 芯片操作。
研究得到了三星先進(jìn)技術(shù)研究所和美國空軍科學(xué)研究辦公室的支持。相關(guān)研究成果發(fā)表在《自然》期刊。

來源:綜合消息