您當(dāng)前的位置:檢測資訊 > 科研開發(fā)
嘉峪檢測網(wǎng) 2025-04-14 18:41
1、問題現(xiàn)象描述
某款產(chǎn)品在3米法電波暗室進(jìn)行輻射(RE)發(fā)射測試時(shí),發(fā)現(xiàn)多個(gè)頻點(diǎn)余量不滿足6dB管控要求,具體測試數(shù)據(jù)如下:

圖1:輻射發(fā)射測試數(shù)據(jù)
2、問題原因分析
通過頻譜分析儀近場探頭分析定位到干擾頻點(diǎn)來自于SPI Flash時(shí)鐘信號(hào)的高次諧波干擾,深入分析發(fā)現(xiàn)SPI Flash時(shí)鐘信號(hào)回流主芯片的參考地存在嚴(yán)重的分割情況,造成時(shí)鐘信號(hào)回流面積變大,引起輻射發(fā)射測試超標(biāo)。

圖2:SPI Flash芯片PCB Layout圖(修改前)
3、問題解決方案
修改PCB Layout,調(diào)整SPI Flash時(shí)鐘信號(hào)參考地平面,使之參考地平面保持完整性,并優(yōu)化SPI Flash芯片其它信號(hào)布線,時(shí)鐘信號(hào)兩側(cè)包地隔離串?dāng)_。

圖3:SPI Flash芯片PCB Layout圖(修改后)
PCB Layout修改后,回板重新測試輻射發(fā)射,其結(jié)果滿足6dB余量管控標(biāo)準(zhǔn)的要求,具體測試數(shù)據(jù)如下:

圖4:SPI Flash芯片供電電源引腳頻譜圖
4、案例思考與啟示
SPI Flash芯片時(shí)鐘信號(hào)工作頻率及高次諧波頻率的輻射發(fā)射問題,在電子產(chǎn)品中是經(jīng)常遇到。大部分工程師首先想到的是降低信號(hào)幅度,增加濾波電路,費(fèi)了九牛二虎之力發(fā)現(xiàn)效果還不理想,往往是求解無門。即使是增加濾波電路勉強(qiáng)解決輻射發(fā)射問題,回頭發(fā)現(xiàn)信號(hào)質(zhì)量又不滿足設(shè)計(jì)要求,被問題搞的焦頭爛額,束手無策。
SPI Flash信號(hào)參考完整性的問題卻容易被工程師們忽略,保持時(shí)鐘信號(hào)參考完整性是解決輻射發(fā)射問題的殺手锏之一,本案例就深刻的詮釋是參考完整性的重要性,且能夠保證對策的低成本,還能夠信號(hào)的高質(zhì)量。
產(chǎn)生原因
• 芯片自身特性:芯片工作時(shí)會(huì)產(chǎn)生高頻信號(hào),如時(shí)鐘信號(hào)、PWM脈沖信號(hào)及其諧波等,這些信號(hào)在環(huán)路中流動(dòng)形成差模信號(hào),若環(huán)路面積較大,信號(hào)頻率較高,就會(huì)產(chǎn)生較強(qiáng)的輻射。此外,數(shù)據(jù)速率越高,寄生容性負(fù)載充電和放電越頻繁,總平均電流增大,快速壓擺率還會(huì)包含高頻成分,導(dǎo)致發(fā)射加劇。
• 布局布線不合理:例如晶振距離板邊太近,易導(dǎo)致晶振輻射雜訊;晶振下方有布信號(hào)線,會(huì)使信號(hào)線耦合晶振的諧波雜訊;濾波器件未按照信號(hào)流向排布,濾波效果變差。電源、地的布線存在地環(huán)路,或電源及對應(yīng)地構(gòu)成的回路面積較大;差分信號(hào)線對未同層、等長、并行走線,保持阻抗不一致;時(shí)鐘等關(guān)鍵信號(hào)線未布內(nèi)層,未加屏蔽地線或與其他布線間距不滿足3W原則等。
• 濾波防護(hù)不足:接口信號(hào)的濾波、防護(hù)和隔離等器件未靠近接口連接器放置;電源模塊、濾波器、電源防護(hù)器件未靠近電源的入口放置,電源的輸入線較長,輸入輸出交叉走線。
• 屏蔽措施不到位:機(jī)箱沒有屏蔽性能,或屏蔽層端接不良;屏蔽機(jī)箱上面的縫隙和空洞未處理好;整機(jī)鈑金接地、鈑金搭接未處理好。
測試方法
• 仿真測試:在產(chǎn)品設(shè)計(jì)初期,借助電磁仿真軟件對芯片、PCB板等進(jìn)行建模與分析,獲取不同位置的頻譜曲線及電場分布圖。通過對比仿真與實(shí)測結(jié)果,優(yōu)化仿真模型,提高仿真結(jié)果的精確度。
• 實(shí)測方法:將被測設(shè)備(EUT)置于電磁屏蔽暗室中,按照標(biāo)準(zhǔn)要求設(shè)置測試條件,使用場強(qiáng)探頭、頻譜儀等設(shè)備測量EUT在不同工作模式下的輻射發(fā)射情況。測試先用峰值檢波器預(yù)掃,測試結(jié)果以準(zhǔn)峰值為準(zhǔn)。
解決措施
• 優(yōu)化設(shè)計(jì):在元器件布局階段,合理安排強(qiáng)輻射器件或敏感器件的位置,如晶體、晶振等應(yīng)遠(yuǎn)離單板拉手條、連接器,濾波電容靠近IC的電源管腳放置等。在PCB布線階段,注意電源、地的布線處理,優(yōu)化差分信號(hào)線對、關(guān)鍵信號(hào)線的走線方式。
• 采用低能量信號(hào):盡可能對信號(hào)器件使用更低的電源電壓,以減少通信信號(hào)中的能量,從而降低環(huán)境中的輻射能量。
• 使用抗輻射技術(shù):如展頻技術(shù),通過改變信號(hào)的頻率分布,降低單頻點(diǎn)的輻射強(qiáng)度。
• 加強(qiáng)屏蔽和濾波:對強(qiáng)輻射晶振使用擴(kuò)頻手段;對網(wǎng)口、USB口等端口進(jìn)行濾波;使用屏蔽電纜,處理好屏蔽層端接和屏蔽機(jī)箱縫隙等問題。
注意事項(xiàng)
• 仿真方法無法預(yù)測到諧波以及一些雜波的存在,實(shí)際測試時(shí),頻譜儀的讀數(shù)可能會(huì)隨近場探頭位置以及角度的變化發(fā)生輕微偏移,導(dǎo)致測試結(jié)果存在一定的誤差。
• 測試時(shí)要選擇EUT輻射騷擾場強(qiáng)最差模式,因?yàn)镋UT工作電流電壓、負(fù)載情況、技術(shù)參數(shù)設(shè)置等均可能影響其輻射騷擾場強(qiáng)測試結(jié)果。

來源:Internet