您當(dāng)前的位置：檢測資訊 > 科研開發(fā)
嘉峪檢測網(wǎng) 2025-04-24 10:27
今天，臺積電在美國舉辦了tsmc symposium 2025，會上他們發(fā)布了一系列新技術(shù)，并對路線圖做了更新。值得一提的是，公司第二代GAA工藝14A也首次曝光。
臺積電表示，A14代表了臺積電業(yè)界領(lǐng)先的N2工藝的重大進(jìn)步，旨在通過提供更快的計算速度和更高的能效來推動人工智能（AI）轉(zhuǎn)型。此外，它還有望通過提升智能手機(jī)的內(nèi)置AI功能，使其更加智能。根據(jù)臺積電的規(guī)劃，A14計劃于2028年投產(chǎn)，目前開發(fā)進(jìn)展順利，良率已提前實現(xiàn)。
臺積電指出，與即將于今年晚些時候量產(chǎn)的 N2 工藝相比，A14 將在相同功耗下實現(xiàn)高達(dá) 15% 的速度提升，或在相同速度下降低高達(dá) 30% 的功耗，同時邏輯密度將提升 20% 以上。臺積電憑借其在納米片晶體管設(shè)計與技術(shù)協(xié)同優(yōu)化方面的經(jīng)驗，正在將其 TSMC NanoFlex 標(biāo)準(zhǔn)單元架構(gòu)升級為 NanoFlex Pro，從而實現(xiàn)更高的性能、能效和設(shè)計靈活性。
臺積電董事長兼首席執(zhí)行官魏哲家博士表示：“我們的客戶始終著眼于未來，而臺積電的技術(shù)領(lǐng)導(dǎo)力和卓越的制造能力為他們提供了可靠的創(chuàng)新路線圖。臺積電的尖端邏輯技術(shù)（例如 A14）是連接物理世界和數(shù)字世界的全面解決方案的一部分，旨在釋放客戶的創(chuàng)新潛能，推動人工智能的未來發(fā)展。”
除了A14之外，臺積電還首次推出了新的邏輯、特殊工藝、先進(jìn)封裝和3D芯片堆疊技術(shù)，這些技術(shù)為高性能計算（HPC）、智能手機(jī)、汽車和物聯(lián)網(wǎng)（IoT）等廣泛的技術(shù)平臺做出了貢獻(xiàn)。這些產(chǎn)品旨在為客戶提供一整套互聯(lián)技術(shù)，以推動其產(chǎn)品創(chuàng)新。它們包括：
1.高性能計算
臺積電持續(xù)推進(jìn)其晶圓上芯片基板 (CoWoS) 技術(shù)，以滿足人工智能對更多邏輯和高帶寬內(nèi)存 (HBM) 的持續(xù)需求。公司計劃于 2027 年實現(xiàn)9.5 reticle size CoWoS 的量產(chǎn)，將 12 個或更多 HBM 堆棧與臺積電領(lǐng)先的邏輯技術(shù)集成在一個封裝中。繼 2024 年展示其革命性的晶圓上系統(tǒng) (TSMC-SoW) 技術(shù)后，臺積電又推出了基于CoWoS 的產(chǎn)品SoW-X，旨在創(chuàng)建一個晶圓大小的系統(tǒng)，其計算能力是現(xiàn)有 CoWoS 解決方案的 40 倍。量產(chǎn)計劃于 2027 年實現(xiàn)。
臺積電提供一系列解決方案，以增強(qiáng)其邏輯技術(shù)的強(qiáng)大計算能力和效率。這些解決方案包括與臺積電緊湊型通用光子引擎 (COUPE) 的硅光子集成、用于 HBM4 的 N12 和 N3 邏輯基片，以及用于人工智能的全新集成電壓調(diào)節(jié)器 (IVR)，與電路板上單獨(dú)的電源管理芯片相比，其垂直功率密度提高了 5 倍。
2. 手機(jī)
臺積電正利用其最新一代射頻技術(shù)N4C RF ，支持邊緣設(shè)備上的人工智能 (AI) 及其對高速、低延遲無線連接的需求，以傳輸海量數(shù)據(jù)。與 N6RF+ 相比， N4C RF 的功耗和面積減少了 30%，非常適合將更多數(shù)字內(nèi)容封裝到射頻片上系統(tǒng) (RF) 設(shè)計中，以滿足 WiFi8 和 AI 功能豐富的真無線立體聲等新興標(biāo)準(zhǔn)的要求。該技術(shù)計劃于 2026 年第一季度投入風(fēng)險生產(chǎn)。
3. 汽車
高級駕駛輔助系統(tǒng) (ADAS) 和自動駕駛汽車 (AV) 對計算能力提出了嚴(yán)苛的要求，同時又不犧牲汽車級的質(zhì)量和可靠性。臺積電正以最先進(jìn)的N3A工藝滿足客戶需求，該工藝已通過 AEC-Q100 一級認(rèn)證的最終階段，并持續(xù)改進(jìn)缺陷，以滿足汽車百萬分率 (DPPM) 的要求。N3A 工藝已開始應(yīng)用于汽車生產(chǎn)，為未來軟件定義汽車注入了全套技術(shù)。
4. 物聯(lián)網(wǎng)
隨著日常電子產(chǎn)品和家用電器紛紛采用人工智能功能，物聯(lián)網(wǎng)應(yīng)用正在承擔(dān)更繁重的計算任務(wù)，同時電池續(xù)航能力卻依然捉襟見肘。臺積電此前宣布的超低功耗 N6e 工藝現(xiàn)已投入生產(chǎn)，該公司正瞄準(zhǔn)N4e 工藝，繼續(xù)突破未來邊緣人工智能的能效極限。
1.4nm 技術(shù)：第二代 GAA 晶體管，沒有背面供電
如上文報道，臺積電透露，新節(jié)點將采用其第二代環(huán)柵 (GAA) 納米片晶體管，并將通過 NanoFlex Pro 技術(shù)提供更大的靈活性。臺積電預(yù)計A14 將于 2028 年投入量產(chǎn)，但不支持背面供電。支持背面供電的 A14 版本計劃于 2029 年推出。
臺積電業(yè)務(wù)發(fā)展與全球銷售高級副總裁兼副首席運(yùn)營官Kevin Zhang表示：“A14 是我們?nèi)?jié)點的下一代先進(jìn)硅技術(shù)。” “如果從速度來看，與 N2 相比，其速度提高了 15%，功耗降低了 30%，邏輯密度是整體芯片密度的 1.23 倍，或者至少是混合設(shè)計的 1.2 倍。所以，這是一項非常非常重要的技術(shù)。”
臺積電的 A14 是一種全新的制程技術(shù)，基于該公司的第二代 GAAFET 納米片晶體管和新的標(biāo)準(zhǔn)單元架構(gòu)，以實現(xiàn)性能、功耗和微縮優(yōu)勢。
臺積電預(yù)計，與 N2 相比，A14 將在相同的功耗和復(fù)雜度下實現(xiàn) 10% 至 15% 的性能提升，在相同的頻率和晶體管數(shù)量下降低 25% 至 30% 的功耗，并在混合芯片設(shè)計和邏輯電路中提高 20% 至 23% 的晶體管密度。由于 A14 是一個全新的節(jié)點，因此與 N2P（利用 N2 IP）以及A16（采用背面供電的 N2P）相比，它將需要新的 IP、優(yōu)化和 EDA 軟件。
與 A16（以及 N2 和 N2P）不同，A14 缺乏超級電源軌 (SPR) 背面供電網(wǎng)絡(luò) (BSPDN)，這使得該技術(shù)能夠瞄準(zhǔn)那些無法從 BSPDN 獲得實際優(yōu)勢的應(yīng)用——但這需要額外成本。許多客戶端、邊緣和專業(yè)應(yīng)用可以利用臺積電第二代 GAA 納米片晶體管帶來的額外性能、更低功耗和晶體管密度，但這些應(yīng)用不需要密集的電源布線，傳統(tǒng)的正面供電網(wǎng)絡(luò)即可滿足需求。
Kevin Zhang表示：“這項技術(shù)還采用了臺積電的NanoFlex Pro技術(shù)，[這實際上]是一種設(shè)計技術(shù)協(xié)同優(yōu)化（DTCO）技術(shù)，允許設(shè)計人員以非常靈活的方式設(shè)計產(chǎn)品，從而實現(xiàn)最佳的功率性能優(yōu)勢。這項技術(shù)將于2028年投入生產(chǎn)。該技術(shù)的第一個版本沒有背面供電軌。”
當(dāng)然，臺積電了解開發(fā)高性能客戶端和數(shù)據(jù)中心應(yīng)用的客戶的需求，因此計劃在2029年推出支持SPR背面供電的A14。目前，該公司尚未透露該制程技術(shù)的具體名稱，但可以合理地預(yù)期它將被稱為A14P，遵循臺積電的傳統(tǒng)命名法。展望未來，預(yù)計 A14 將在 2029 年之后推出其最高性能版本 (A14X) 和成本優(yōu)化版本 (A14C)。
如上所述，臺積電 A14 系列工藝技術(shù)的關(guān)鍵優(yōu)勢之一是該公司的 NanoFlex Pro 架構(gòu)，該架構(gòu)將使芯片設(shè)計人員能夠微調(diào)晶體管配置，以實現(xiàn)針對特定應(yīng)用或工作負(fù)載的最佳功率、性能和面積 (PPA)。使用非 Pro FinFlex，開發(fā)人員可以在一個模塊內(nèi)混合搭配來自不同庫（高性能、低功耗、面積高效）的單元，以優(yōu)化性能、功率和面積。臺積電尚未披露NanoFlex與 NanoFlex Pro 之間的明確技術(shù)細(xì)節(jié)，因此我們只能猜測新版本是否允許對單元（甚至晶體管）進(jìn)行更精細(xì)的控制，或者它是否會提供更好的算法和軟件增強(qiáng)功能，以便更快地探索和優(yōu)化晶體管級的權(quán)衡。
臺積電計劃在 2028 年投產(chǎn)基于 A14 制程技術(shù)的芯片，但并未透露是否會在今年上半年或下半年開始量產(chǎn)?？紤]到 A16 和 N2P 將于 2026 年下半年（即 2026 年底）開始大規(guī)模生產(chǎn)，而芯片將于 2026 年上市，我們推測 A14 的目標(biāo)生產(chǎn)時間是 2028 年上半年——有望滿足下半年推出的客戶應(yīng)用需求。
3nm 進(jìn)展：N3P 已投入生產(chǎn)，N3X 進(jìn)展順利
臺積電本屆大會的另一個重點是3nm的更新。
臺積電透露，公司計劃于2024年第四季度開始生產(chǎn)基于性能增強(qiáng)型N3P（第三代3納米級）工藝技術(shù)的芯片。N3P是N3E的后續(xù)產(chǎn)品，主要面向需要增強(qiáng)性能并保留3納米級IP的客戶端和數(shù)據(jù)中心應(yīng)用。N3X將于今年下半年取代該技術(shù)。
臺積電的N3P是N3E的光學(xué)微縮工藝，它保留了設(shè)計規(guī)則和 IP 兼容性，同時在相同漏電流下性能提升 5%，或在相同頻率下功耗降低 5% 至 10%，并且對于典型的邏輯、SRAM 和模擬模塊混合設(shè)計，晶體管密度提升 4%。由于 N3P 的密度增益源于改進(jìn)的光學(xué)器件，它能夠在所有芯片結(jié)構(gòu)上實現(xiàn)更好的擴(kuò)展，尤其有利于大量使用 SRAM 的高性能設(shè)計。N3P 現(xiàn)已投入生產(chǎn)，因此該公司目前正在為其主要客戶基于該技術(shù)開發(fā)產(chǎn)品。
但面向高性能應(yīng)用的 3nm 級工藝技術(shù)時代并不止于 N3P，緊隨該節(jié)點之后的是 N3X。
與 N3P 相比，N3X 有望在相同功率下將最大性能提高 5%，或在相同頻率下將功耗降低 7%。然而，與 N3P 相比，N3X 的主要優(yōu)勢在于它支持高達(dá) 1.2V 的電壓（對于 3nm 級技術(shù)來說，這是極限值），這將為需要它的應(yīng)用程序（即客戶端 CPU）提供絕對最大頻率 (Fmax)。Fmax 的代價是：漏電功率高達(dá) 250%——因此，芯片開發(fā)人員在構(gòu)建基于 N3X 且電壓為 1.2V 的設(shè)計時必須小心謹(jǐn)慎。 N3X芯片預(yù)計將于今年下半年實現(xiàn)量產(chǎn)。
臺積電業(yè)務(wù)發(fā)展與全球銷售高級副總裁兼副首席運(yùn)營官Kevin Zhang表示：“N3P 于去年年底（2024 年）開始量產(chǎn)。我們將繼續(xù)增強(qiáng)我們的 3 納米技術(shù)。我們的策略是，在推出新節(jié)點后，我們會繼續(xù)進(jìn)行增強(qiáng)，以便我們的客戶能夠獲得技術(shù)擴(kuò)展帶來的好處。我們認(rèn)識到，對于我們的客戶來說，進(jìn)入[新]節(jié)點是一項重大投資，例如在生態(tài)系統(tǒng)中開發(fā) IP。因此，我們希望我們的客戶能夠在每個新節(jié)點上繼續(xù)從他們的投資中獲得更多收益，但同時，我們也在產(chǎn)品層面為他們提供增強(qiáng)功能。”
臺積電傾向于在一個工藝開發(fā)套件中提供多種工藝技術(shù)迭代（例如 N5、N5P、N4、N4P、N4C）。一方面，這使得該公司能夠盡可能長時間地使用昂貴的設(shè)備；另一方面，這也使其客戶能夠盡可能長時間地重復(fù)使用其 IP。因此，N3P 和 N3X 理所當(dāng)然地成為 N3 系列生產(chǎn)節(jié)點的補(bǔ)充。
雖然技術(shù)愛好者的目光都集中在臺積電依賴于全柵（GAA）納米片晶體管的2nm 級制造工藝上，但未來幾個季度將上市的絕大多數(shù)用于客戶端應(yīng)用的先進(jìn)處理器（包括下一代 iPhone、iPad 和 Mac）將采用臺積電的 N3 系列工藝技術(shù)制造。
邏輯路線圖更新
可以想象，人工智能如今正推動著半導(dǎo)體行業(yè)的發(fā)展，這與過去二十年智能手機(jī)的發(fā)展如出一轍。不同之處在于，人工智能正以驚人的速度消耗著尖端硅片，這對半導(dǎo)體行業(yè)來說是一件好事。雖然人工智能非常注重性能，但它也必須對功耗敏感。這使得臺積電憑借多年來為智能手機(jī)和其他電池供電設(shè)備制造移動SoC的優(yōu)勢，占據(jù)了非常有利的地位。
在演講中，臺積電Kevin Zhang首先談到了人工智能革命，以及人工智能將如何融入從云端到邊緣的幾乎所有電子設(shè)備，并將催生出許多新的應(yīng)用。我個人認(rèn)為，人工智能將以與智能手機(jī)類似的方式改變世界，但規(guī)模要大得多。
不久前，半導(dǎo)體行業(yè)達(dá)到1萬億美元的說法似乎還只是個夢想。對于像我這樣的行業(yè)觀察家來說，這么說是一回事，但臺積電真的這么做，那就完全是另一回事了。根據(jù)我對半導(dǎo)體生態(tài)系統(tǒng)的觀察，我?guī)缀鹾敛粦岩?，這一定會實現(xiàn)。
臺積電路線圖有一些細(xì)微的變化。路線圖已延長至2028年，增加了N3C和A14。N3C是一個壓縮版本，這意味著良率學(xué)習(xí)曲線已經(jīng)到了可以進(jìn)一步優(yōu)化工藝密度的階段。
A14 無疑將成為此次活動的一大焦點。A14 是臺積電的第二代納米片晶體管，與 N2 相比，它被認(rèn)為是一個全節(jié)點 (PPA)：在相同功率下速度提升 10-15%，在相同速度下功耗降低 25-30%，邏輯密度提升 1.2 倍。A14A 的首代產(chǎn)品沒有背面供電。N2 也是如此，隨后是配備了超級電源軌 (SPR) 的 A16。A14 的 SPR 預(yù)計將于 2029 年推出。
臺積電 16A 的規(guī)格也進(jìn)行了更新。16A 是 SPR 的首個版本，旨在降低電壓降并提高邏輯密度。其晶體管連接位于背面。SPR 旨在針對 AI/HPC 設(shè)計，改進(jìn)信號路由和功率傳輸。A16 有望于 2026 年下半年投入生產(chǎn)。與 N2P 相比，A16 在相同功率下速度提升 8-10%，在相同速度下功耗降低 15-20%。
據(jù)我所知，臺積電 N2 的良率相當(dāng)不錯，有望在今年晚些時候投產(chǎn)。最大的問題是誰會成為第一個出貨 N2 產(chǎn)品的客戶？通常是蘋果，但坊間傳言今年的 iPhone 將再次使用 N3。我已經(jīng)有一部 N3 iPhone，所以如果真是這樣，我寧愿跳過這一代。如果蘋果今年推出基于 N2 的 iPhone Max Pro，那也算我一份！
臺積電 N2P 也有望在 2026 年下半年投入生產(chǎn)。與 N3E 相比，N2P 具有以下優(yōu)勢：在相同功率下速度提升 18%，在相同速度下功耗降低 36%，密度提高 1.2 倍。
關(guān)于 N2 最有趣的事情是 N5、N3 和 N2 之間流片數(shù)量的快速增長。這確實令人震驚。鑒于臺積電 N3 在客戶流片方面取得了壓倒性勝利，我曾一度懷疑我們能否再次看到這樣的成功，但現(xiàn)在我們做到了。同樣，過去移動領(lǐng)域是早期流片的驅(qū)動力，但現(xiàn)在我們也有 AI/HPC 的驅(qū)動力。
最后，正如 Kevin 所說，臺積電 N3 是目前規(guī)?；?FinFET 技術(shù)中最新也是最好的，之前有 N3、N3E、N3P、N3X、N3A，現(xiàn)在還有 N3C。然而，N2 的流片量在第一年就超過了 N3，第二年更是超過了 N3。簡直太神奇了。我想問題是，誰沒有使用臺積電 N2 呢？
封裝走向舞臺中心
在臺積電當(dāng)前的技術(shù)路線圖中，封裝的地位越來越重要，也正在走向舞臺中心。
臺積電的先進(jìn)封裝技術(shù)已遠(yuǎn)遠(yuǎn)超越了如今已為人熟知的2.5D中介層技術(shù)。下圖由臺積電提供，用于展示其3DFabric技術(shù)組合的構(gòu)成要素。臺積電表示，晶體管技術(shù)與先進(jìn)封裝集成技術(shù)相輔相成，為客戶提供完整的產(chǎn)品級解決方案。
左側(cè)是堆疊或芯片級/晶圓級集成的選項。SoIC-P（下圖）采用微凸塊技術(shù)，可將間距降至 16 微米。使用無凸塊技術(shù)（SoIC-X），可以實現(xiàn)幾微米的間距。臺積電最初采用 9 微米工藝，目前已投入 6 微米量產(chǎn)，并將進(jìn)一步改進(jìn)，從而實現(xiàn)類似單片的集成密度。
對于 2.5/3D 集成，有很多選擇。晶圓上芯片 (CoWoS) 技術(shù)既支持常見的硅中介層，也支持 CoWoS-L，后者使用帶有局部硅橋的有機(jī)中介層實現(xiàn)高密度互連。CoWos-R 則提供純有機(jī)中介層。
集成扇出 (InFO) 技術(shù)于 2016 年首次應(yīng)用于移動應(yīng)用。該平臺現(xiàn)已擴(kuò)展至支持汽車應(yīng)用。
還有更新的晶圓系統(tǒng) (TSMC-SoW) 封裝。這項技術(shù)將集成規(guī)模拓展至晶圓級。其中一種是先芯片 (SoW-P) 方法，即將芯片放置在晶圓上，然后構(gòu)建集成式 RDL 將芯片連接在一起。另一種是后芯片 (SoW-X) 方法，即先在晶圓級構(gòu)建中介層，然后將芯片放置在晶圓上。最后一種方法可以實現(xiàn)比標(biāo)準(zhǔn)光罩尺寸大 40 倍的設(shè)計。
人工智能的高性能計算顯然是先進(jìn)封裝技術(shù)的主要驅(qū)動力。下方第一張由臺積電提供的圖表展示了當(dāng)今典型的人工智能加速器應(yīng)用，該應(yīng)用通過硅中介層將單片SoC與HBM存儲器堆棧集成在一起。下圖展示了此類架構(gòu)即將實現(xiàn)的一些重大改進(jìn)。
單片SoC現(xiàn)已被3D芯片堆疊取代，以滿足高密度計算需求。HBM存儲器堆疊與RDL中介層集成。集成硅光子技術(shù)也將成為設(shè)計的一部分，以提高通信帶寬和功耗。集成穩(wěn)壓器也將有助于優(yōu)化此類應(yīng)用的功耗。
關(guān)于功率優(yōu)化，未來的AI加速器可能需要數(shù)千瓦的功率，這對封裝內(nèi)的功率傳輸提出了巨大的挑戰(zhàn)。集成穩(wěn)壓器將有助于解決此類問題。臺積電開發(fā)了一種高密度電感器，這是開發(fā)此類穩(wěn)壓器所需的關(guān)鍵組件。因此，單片PMIC加上該電感器可以提供5倍的功率傳輸密度（相對于PCB級）。
即將出現(xiàn)的許多激動人心的新技術(shù)都需要本文討論的所有封裝創(chuàng)新。增強(qiáng)現(xiàn)實眼鏡就是一個新產(chǎn)品的例子，它將需要所有這些創(chuàng)新。這類設(shè)備需要的組件包括超低功耗處理器、用于 AR 感知的高分辨率攝像頭、用于代碼存儲的嵌入式非易失性存儲器 (eNVM)、用于空間計算的大型主處理器、近眼顯示引擎、用于低延遲射頻的 WiFi/藍(lán)牙，以及用于低功耗充電的數(shù)字密集型電源管理集成電路 (PMIC)。這類產(chǎn)品將為復(fù)雜性和效率設(shè)定新的標(biāo)準(zhǔn)。
雖然自動駕駛汽車備受關(guān)注，但人形機(jī)器人的需求也備受關(guān)注。臺積電提供了下圖，以說明所需的大量先進(jìn)硅片。而將所有這些芯片集成到高密度、高能效的封裝中的能力也至關(guān)重要。
臺積電在技術(shù)研討會明確指出，未來先進(jìn)制程和先進(jìn)封裝需要協(xié)同發(fā)展，才能實現(xiàn)即將出現(xiàn)的產(chǎn)品創(chuàng)新。臺積電顯然已接受這一挑戰(zhàn)，并正在開發(fā)統(tǒng)一的產(chǎn)品以滿足未來的需求。
參考鏈接
https://pr.tsmc.com/english/news/3228
https://www.tomshardware.com/tech-industry/tsmc-unveils-1-4nm-technology-2nd-gen-gaa-transistors-full-node-advantages-coming-in-2028
https://www.tomshardware.com/tech-industry/tsmcs-3nm-update-n3p-in-production-n3x-on-track
https://semiwiki.com/semiconductor-manufacturers/tsmc/355121-tsmc-2025-technical-symposium-briefing/
https://semiwiki.com/events/355074-tsmc-brings-packaging-center-stage-with-silicon/
來源：Internet
關(guān)于我們 聯(lián)系我們 營業(yè)執(zhí)照 全國服務(wù)電話：400-818-0021 嘉峪檢測版權(quán)所有 備案號：京ICP備14047019號-2 
京公網(wǎng)安備11010802046783號
