您當(dāng)前的位置:檢測資訊 > 科研開發(fā)
嘉峪檢測網(wǎng) 2025-05-23 20:59
在今年ISSCC(國際固態(tài)電路會(huì)議)的全會(huì)上,第29分會(huì)場主題聚焦SRAM(靜態(tài)隨機(jī)存儲(chǔ)器),臺(tái)積電(TSMC)、英特爾(Intel)、聯(lián)發(fā)科(MediaTek)和新思科技(Synopsys)四家公司共發(fā)表了五項(xiàng)技術(shù)研究成果。
此次臺(tái)積電發(fā)表了兩項(xiàng)研究成果:《采用后端RC優(yōu)化技術(shù)與遠(yuǎn)端寫入輔助方案的3納米工藝3.6GHz雙端口SRAM》、《基于2納米CMOS納米片技術(shù)的高密度能效SRAM(存儲(chǔ)密度達(dá)38.1Mb/mm²)。
臺(tái)積電在2nm工藝發(fā)文中展示了SRAM測試芯片圖像。根據(jù)測試芯片缺陷密度分析(數(shù)據(jù)來源:日本科技媒體ASCII),其良率表現(xiàn)良好,具體數(shù)據(jù)如下:

左側(cè)為2Mbit SRAM測試芯片,右側(cè)為256Mbit SRAM測試芯片。
下圖是上面測試芯片細(xì)節(jié)放大視圖: 其中黃色標(biāo)注區(qū)域?yàn)閷?shí)際SRAM存儲(chǔ)單元部分,未填充顏色的區(qū)域則是縱橫交錯(cuò)的布線通道。

雖然號(hào)稱是高密度(HD)設(shè)計(jì),但明顯可見布線區(qū)域占據(jù)了相當(dāng)大的面積。
每個(gè)存儲(chǔ)單元(Bit cell)的面積為0.021μm²(即1bit SRAM單元的面積),因此集成256Mbit所需的總面積(也就是上圖中黃色區(qū)域的總和)約為5.673mm²。另一方面,整個(gè)測試芯片的尺寸估計(jì)為4.24×4.70mm,總面積約為19.95mm²。
基于這些尺寸參數(shù),我們對缺陷密度進(jìn)行了估算。使用SemiAnalysis的芯片良率計(jì)算器(Die Yield Calculator)進(jìn)行模擬后,得到如下表所示的結(jié)果。
缺陷密度與良率的關(guān)系

根據(jù)下方幻燈片數(shù)據(jù),Lot #1至#3三個(gè)生產(chǎn)批次的平均良率分別為93%、92%和89%。由此推算:
Lot #1的缺陷密度略低于0.4個(gè)/cm²
Lot #2的缺陷密度略高于0.4個(gè)/cm²
Lot #3的缺陷密度略低于0.6個(gè)/cm²


來源:半導(dǎo)體先進(jìn)工藝論壇