您當前的位置:檢測資訊 > 科研開發(fā)
嘉峪檢測網(wǎng) 2025-07-22 16:08
本文要點
小芯粒(Chiplet)技術(shù)讓多功能、可定制的模塊化芯粒成為可能,從而縮短開發(fā)周期并降低成本。
與傳統(tǒng)單片芯粒相比,小芯粒能提升性能、降低功耗并增強設(shè)計靈活性,標志著半導體技術(shù)向前邁出了具有顛覆性的一步。
UCIe 等小芯粒標準的制定與采用,為小芯粒在系統(tǒng)級芯粒(SoC)中的無縫集成鋪平了道路,為計算和技術(shù)應用開辟了新可能。
小芯粒技術(shù)的核心在于模塊化芯粒,這些芯粒能夠組合構(gòu)建完整的系統(tǒng)級芯粒(SoC,system-on-chip)。系統(tǒng)級芯粒采用以小芯粒為中心的架構(gòu),其中多個小芯?;ハ噙B接,形成一個單一電路。本文將深入探討小芯粒技術(shù)的重要性、它與 SoC 的關(guān)聯(lián)以及小芯粒技術(shù)的發(fā)展趨勢。
小芯粒技術(shù)的關(guān)鍵優(yōu)勢
|
優(yōu)點 |
描述 |
|
可復用知識產(chǎn)權(quán)(IP) |
在不同設(shè)備中集成小芯??山档烷_發(fā)成本并提升靈活性。 |
|
已知良好裸片 |
在組裝前測試小芯粒,有利于提高最終器件的良率與可靠性。 |
|
性能更強 |
專用小芯??舍槍μ囟ㄈ蝿諆?yōu)化性能。 |
|
功耗更低 |
集成小芯??煽s小處理器尺寸,從而降低功耗需求與發(fā)熱量。 |
|
靈活性與定制化 |
便捷的定制與升級能力有利于快速適應市場變化和新興技術(shù)。 |
|
節(jié)能環(huán)保 |
通過減少數(shù)據(jù)遷移,小芯粒技術(shù)能顯著降低能耗,有利環(huán)保。 |
|
制造良率更高 |
與傳統(tǒng)大型單片式芯粒架構(gòu)相比,小芯粒生產(chǎn)的良率更高。 |
|
集成多樣化功能 |
小芯??蓪⒍喾N功能模塊整合在一起,簡化芯粒設(shè)計流程。 |
什么是小芯粒技術(shù)?
小芯粒是指具備特定功能集的微型集成電路(IC),其設(shè)計目的是與其他小芯粒在單個封裝內(nèi)的中介層上無縫集成。小芯粒技術(shù)的核心理念是將一個系統(tǒng)級芯粒分解為若干個基本功能組件。多功能芯粒可拆分為多個小芯粒,分別承載計算處理器、圖形單元、AI 加速器、I/O 功能等不同芯粒功能模塊。由小芯粒構(gòu)成的系統(tǒng)類似于模塊化 SoC。未來的愿景是不同供應商提供的小芯粒組件可實現(xiàn)互操作和混搭組合。小芯粒的排布方式類似多功能“樂高式”組裝,相比傳統(tǒng)系統(tǒng)級芯粒設(shè)計具有諸多優(yōu)勢:
>可復用知識產(chǎn)權(quán)(IP):同一小芯??蓱糜诓煌骷?nbsp;
>異構(gòu)集成:小芯??刹捎貌煌に?、材料和制程節(jié)點制造,工藝、材料和制程節(jié)點各自針對小芯粒的特定功能經(jīng)過優(yōu)化。
>已知良好裸片:小芯??稍诮M裝前進行測試,從而提高最終器件的良率。
當多個小芯粒在單一集成電路中協(xié)同工作時,通常被稱為多芯粒模塊、混合集成電路、2.5D 集成電路或先進封裝。這些小芯??赏ㄟ^ UCIe、線束(BoW)、OpenHBI 和 OIF XSR 等標準建立連接。
小芯粒技術(shù)的顛覆性影響:優(yōu)勢與價值
與傳統(tǒng)單片式系統(tǒng)級芯粒(SoC)相比,基于小芯粒的架構(gòu)具有諸多優(yōu)勢,包括性能提升、功耗降低以及設(shè)計靈活性增強。許多專家認為,隨著先進技術(shù)的持續(xù)發(fā)展,消費電子設(shè)備將普遍搭載專用小芯粒。
>小芯粒具有快速便捷的定制和升級能力,有利于縮短開發(fā)周期,降低成本。
>小芯粒采用專為特定任務經(jīng)過優(yōu)化的處理單元來提升性能。例如,若 AI 應用需要強大算力,傳統(tǒng) CPU 可替換為專為 AI 工作負載設(shè)計的小芯粒。
>小芯粒為處理器小型化與降低功耗需求創(chuàng)造了條件。小芯粒將多樣化功能整合在一起,消除了傳統(tǒng)芯粒設(shè)計中固有的復雜布線、散熱系統(tǒng)和輔助組件的需求。
>靈活性是小芯粒技術(shù)的主要特征,使制造商能夠快速適應不斷變化的市場動態(tài)和新興技術(shù)進步。這種適應性源于小芯粒帶來的便捷定制和升級能力,制造商無需為每次產(chǎn)品迭代重新設(shè)計芯粒,而是可以采用混合搭配的方案。
>采用小芯粒架構(gòu),將內(nèi)存移至處理器核心附近,能有效應對日益增長的 AI 工作負載。
>使用小芯粒構(gòu)建電路還能帶來顯著的節(jié)能效益,因為計算機芯粒有超過一半的功耗源自數(shù)據(jù)在芯粒上的橫向傳輸。而小芯??刹渴鹪谔幚砥鲉卧浇?,從而實現(xiàn)節(jié)能。
>從宏觀角度看,小芯粒生產(chǎn)能在單次制造中實現(xiàn)更高的良率,遠超更龐大、更復雜的芯粒架構(gòu)所能達到的良率水平。
面向 SoC 的小芯粒技術(shù)
小芯粒技術(shù)是相對較新的創(chuàng)新技術(shù),目前有多家半導體公司正在積極開發(fā)中。一個重要目標是將多個小芯粒無縫組合成一塊系統(tǒng)級芯粒。采用小芯粒構(gòu)建的集成系統(tǒng)可涵蓋數(shù)據(jù)存儲、信號處理、計算及數(shù)據(jù)流管理。通過將多樣化的第三方知識產(chǎn)權(quán)(如 I/O 驅(qū)動器、存儲器集成電路(IC)和處理器核心)集成至單一芯粒中,工程師可以快速且經(jīng)濟地打造復雜芯粒。小芯??稍诜庋b內(nèi)組裝,并利用裸片間互連框架連接在一起,以進行 SoC。
小芯粒技術(shù)趨勢與預測
雖然目前大多數(shù)電子設(shè)備搭載的計算機技術(shù)依然以傳統(tǒng)芯粒組為主導,但隨著時間的推移,這一趨勢即將發(fā)生轉(zhuǎn)變。專家預計,隨著先進技術(shù)的發(fā)展,專用小芯粒將得到廣泛應用。
目前,異構(gòu)小芯粒集成市場正在快速增長。AMD 和 Intel 的微處理器均采用小芯粒設(shè)計和異構(gòu)集成封裝技術(shù),現(xiàn)已進入大規(guī)模量產(chǎn)階段。蘋果公司于 2022 年 3 月推出了 M1 Ultra 芯粒,該芯粒采用小芯粒架構(gòu),提升了 Mac 電腦的性能表現(xiàn)。當前,我們正處于小芯粒研發(fā)與生產(chǎn)的早期發(fā)展階段。但是,隨著行業(yè)標準逐步形成,一些曾經(jīng)難以想象的計算模型將會應運而生。

來源:Internet