引言
在集成電路設(shè)計(jì)中，版圖（Layout）是連接電路原理圖與實(shí)際芯片制造的關(guān)鍵環(huán)節(jié)。一個(gè)優(yōu)秀的版圖設(shè)計(jì)不僅要實(shí)現(xiàn)電路功能，更要優(yōu)化性能、減小寄生效應(yīng)、提高良率。 本文將通過(guò)圖例，帶您了解芯片設(shè)計(jì)中幾種典型器件的版圖構(gòu)成。
1. 電阻器（Resistor）Layout圖例
電阻器是集成電路中最基本的無(wú)源器件之一。在版圖設(shè)計(jì)中，電阻器的阻值由其材料的薄層電阻（Sheet Resistance）和幾何形狀決定。以下圖例展示了不同形狀的電阻以及其阻值計(jì)算。
1.1 薄層電阻與電阻形狀
上圖展示了三種不同形狀的導(dǎo)電薄膜：
(a) 直線形電阻：寬度Wa=2，長(zhǎng)度La=20。
(b) 直線形電阻：寬度Wb=1，長(zhǎng)度Lb=10。
(c) L形電阻：由兩段寬度Wc=1，長(zhǎng)度Lc=10的導(dǎo)電薄膜組成。由于L形轉(zhuǎn)角處的電流分布不均勻，其有效電阻Rc≈9R□，略小于簡(jiǎn)單的長(zhǎng)度疊加計(jì)算結(jié)果。
這說(shuō)明在實(shí)際版圖設(shè)計(jì)中，需要考慮轉(zhuǎn)角等幾何效應(yīng)，以精確控制電阻值。但芯片的電阻通常是不準(zhǔn)確的（有很多因素會(huì)影響阻值精度），設(shè)計(jì)者更多是使用電阻比例來(lái)替代直接使用電阻值。
1.2 不同類型的集成電阻器
上圖展示了三種常見(jiàn)的集成電阻器類型及其版圖和截面示意圖：
NSD電阻器：利用n+擴(kuò)散區(qū)作為電阻體。
PSD電阻器：利用p+擴(kuò)散區(qū)作為電阻體。
Nwell電阻器：利用N阱作為電阻體。
這些電阻器在版圖上通過(guò)接觸孔（Contact）與金屬層連接。選擇不同類型的電阻器取決于 所需的阻值范圍、精度、溫度系數(shù)以及與工藝的兼容性。
2. MOSFET（金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管）Layout圖例
MOSFET是集成電路中最核心的器件，其版圖設(shè)計(jì)直接影響電路的性能。以下圖例展示了MOSFET的平面版圖、截面圖以及其對(duì)應(yīng)的電路符號(hào)。
2.1 NMOS晶體管的版圖與結(jié)構(gòu)
上圖展示了一個(gè)NMOS晶體管的版圖（左側(cè)）、兩個(gè)不同方向的截面圖（中間）以及其電路 符號(hào)（右側(cè)）。
版圖（Layout）：
從上方俯視，可以看到不同層（如Active、Poly、Metal1、Cont） 的幾何形狀和相對(duì)位置。其中，Poly（多晶硅）層形成柵極（G），Active（有源區(qū)）形成源極（S）和漏極（D），并通過(guò)Cont（接觸孔）和Metal1（金屬1）與外部電路連接。B表示襯底連接。
截面圖（Sectional View）：
截面(i)展示了柵極、源極、漏極以及襯底的垂直結(jié)構(gòu)，可以看到有效溝道長(zhǎng)度（l_eff）和柵極長(zhǎng)度（l）。 截面(ii)展示了晶體管的寬度（w）。
2.2 PMOS晶體管的版圖與結(jié)構(gòu)
與NMOS類似，上圖展示了一個(gè)PMOS晶體管的版圖、截面圖和電路符號(hào)。 PMOS晶體管通常構(gòu)建在N阱（Nwell）中，其源極和漏極是p+擴(kuò)散區(qū)（PSD）。
2.3 MOSFET的多指結(jié)構(gòu)與布局技巧
當(dāng)需要設(shè)計(jì)大尺寸MOSFET時(shí)，通常會(huì)采用多指結(jié)構(gòu)（Multi-finger Structure），即將一個(gè)大尺寸晶體管分解為多個(gè)并聯(lián)的小尺寸晶體管。這種方法有以下優(yōu)點(diǎn)：
降低寄生效應(yīng)：減小柵極電阻和寄生電容。
改善匹配性：通過(guò)交錯(cuò)排列（Interdigitation）等布局技巧，提高器件之間的匹配精度。
散熱：有助于分散熱量，改善器件的可靠性。
上圖展示了一個(gè)W=20，L=2的MOSFET如何通過(guò)“分裂（Split）”、“翻轉(zhuǎn)（Flip）”、“堆疊 （Pack）”和“布線（Route）”等步驟，形成一個(gè)由多個(gè)W=5，L=2的小尺寸晶體管組成的多指結(jié)構(gòu)。這種布局技巧在模擬電路中非常常見(jiàn)，用于優(yōu)化器件性能和版圖面積。
3. 電容器（Capacitor）Layout圖例
電容器在模擬電路中用于濾波、耦合、頻率補(bǔ)償?shù)?。集成電路中的電容器有多種實(shí)現(xiàn)方式， 以下展示幾種常見(jiàn)的電容器版圖。
3.1 NMOS電容器
NMOS電容器利用MOSFET的柵極與溝道之間的電容效應(yīng)。上圖展示了NMOS電容器的版圖、截面圖以及其電路符號(hào)。其中，C1和C2分別代表電容器的兩個(gè)端點(diǎn)。
3.2 Nwell電容器
Nwell電容器利用N阱與襯底之間的PN結(jié)電容。上圖展示了Nwell電容器的版圖、截面圖以及其電路符號(hào)。這種電容器通常具有較低的電容密度，但可以提供較大的電容值。
3.3 MIM（Metal-Insulator-Metal）電容器
MIM電容器是利用兩層金屬之間夾一層介質(zhì)形成的電容器，具有較高的電容密度和較好的線性度。上圖展示了MIM電容器的版圖、截面圖以及其電路符號(hào)。通常，MIM電容器由多層金屬和介質(zhì)堆疊而成，以實(shí)現(xiàn)更大的電容值。
總結(jié)
通過(guò)對(duì)電阻器、MOSFET和電容器這三種典型集成電路器件的版圖圖例解析，我們可以看到，模擬集成電路的版圖設(shè)計(jì)是一項(xiàng)精細(xì)且充滿挑戰(zhàn)的工作。它不僅需要深厚的電路知識(shí)， 更需要對(duì)半導(dǎo)體工藝和版圖技巧的深刻理解。每一個(gè)器件的布局、尺寸和互連方式都可能對(duì)最終的電路性能產(chǎn)生決定性的影響。
京公網(wǎng)安備11010802046783號(hào)
