History
技術節(jié)點（也稱為工藝節(jié)點、工藝技術或簡稱節(jié)點）指的是特定的半導體制造工藝及其設計規(guī)則。不同的節(jié)點通常意味著不同的電路代和架構。一般來說，技術節(jié)點越小，特征尺寸就越小，從而產(chǎn)生更小的晶體管，這些晶體管不僅速度更快，而且功耗更低。歷史上，工藝節(jié)點名稱曾指代晶體管的多個特征，包括柵極長度以及M1半距。然而，后面由于各代工廠之間的市場營銷和差異，這個數(shù)字本身已經(jīng)失去了它曾經(jīng)確切的含義。
近年來的技術節(jié)點，如22nm 、16nm 、14nm 和10nm ，純粹指特定技術下制造的特定一代芯片。它并不對應于任何柵極長度或半距。盡管如此，這種命名習慣仍然保留，這也是先進代工廠對其節(jié)點的稱呼。
自2017年左右以來，節(jié)點名稱已被市場營銷完全占據(jù)，一些領先的代工廠模糊地使用節(jié)點名稱來代表略微修改的工藝。此外，不同代工廠之間的晶體管尺寸、密度和性能不再匹配。例如，英特爾的10nm 工藝與其它代工廠的7nm 相當，而英特爾的7nm 工藝則與其它代工廠的5nm 相當。
10nm and the other two being 7nm. Source: ExtremeTech
在半導體歷史的最初35年里，從20世紀60年代第一個MOSFET的大規(guī)模生產(chǎn)到20世紀90年代末，工藝節(jié)點或多或少地指代晶體管的柵極長度（Lg），這也被認為是“最小特征尺寸”。例如，英特爾的 0.5um 工藝的Lg為 0.5um。這種情況一直持續(xù)到1997年的 0.25um 工藝，英特爾開始引入更激進的柵極長度縮放。例如，其 0.25um 工藝的Lg為0.20um ，同樣，其0.18um 工藝的Lg為0.13um （提前了一個節(jié)點）。在這些節(jié)點上，“工藝節(jié)點”實際上比柵極長度更大。
"節(jié)點"含義喪失
在45nm 工藝中，英特爾在傳統(tǒng)平面晶體管上達到了25nm 的柵極長度。在該節(jié)點上，柵極長度縮放實際上停滯了；任何進一步的柵極長度縮放都會產(chǎn)生不太理想的結果。在32nm 工藝節(jié)點之后，盡管晶體管的其他方面縮小了，但柵極長度實際上卻增加了。
隨著英特爾在其22nm 工藝中引入FinFET，晶體管密度繼續(xù)增加，而柵極長度則基本保持不變。這是由于FinFET的特性；例如，有效溝道長度是新鰭的函數(shù)（Weff = 2 * Hfin + Wfin）。由于晶體管發(fā)生了巨大的變化，當前的命名方案失去了任何意義。
Half node半節(jié)點(Half node)，就像工藝術語一樣，也可以追溯到20世紀90年代，當時 scaling 很容易實現(xiàn)。一個完整的工藝節(jié)點預計會有0.7x的線性縮放（例如，130nm經(jīng)過完整縮放后變?yōu)?0nm）。同樣，相關的半節(jié)點預計會有0.9x的線性縮放。
這個想法的前提是，當考慮一個新的技術節(jié)點作為新的全節(jié)點時，代工廠的設計規(guī)則（例如，標準單元）會精心設計，預期在18個月后會有一個半節(jié)點縮放。當最終進行半縮放時，只需進行各種調(diào)整即可。在電路設計階段進行適當?shù)囊?guī)劃和主動考慮，可以無縫過渡到新工藝，而不會遇到設計規(guī)則違規(guī)、時序或其他可靠性問題。需要注意的是，某些步驟（例如封裝）需要重新設計。
寫在最后
推動工藝節(jié)點縮放的動力是摩爾定律。為了實現(xiàn)密度翻倍，接觸多晶硅間距（CPP）和最小金屬間距（MMP）每個節(jié)點需要分別縮小約0.7倍。
換句話說，0.7倍的CPP乘以0.7倍的MMP ≈ 面積縮小一半（0.7CPP*0.7MMP ≈ 0.5Area）。節(jié)點名稱實際上是由摩爾定律推動的自我實現(xiàn)的預言。隨著縮放變得更加復雜，需要更多的資金、專業(yè)知識和資源，能夠提供最前沿制造工藝的公司數(shù)量一直在減少(落后就會被淘汰/死亡，十分殘酷)。如下表：
不同節(jié)點的半導體制造商
Reference:
1.https://en.wikichip.org/wiki/technology_node
2.https://www.techcenturion.com
3.Applied Materials
4.ExtremeTech
京公網(wǎng)安備11010802046783號
