您當(dāng)前的位置：檢測資訊 > 科研開發(fā)
嘉峪檢測網(wǎng) 2025-11-12 22:53
當(dāng)芯片需要同時(shí)處理數(shù)字邏輯、精密模擬和高壓功率信號時(shí)，BCD工藝便成為了不二之選。今天，讓我們再次化身“微觀建筑師”，深入BCD工藝的核心——LDMOS，一層層地揭開它如何在一塊硅片上同時(shí)實(shí)現(xiàn)高電壓、大電流與高集成度的奧秘。
1. P+ 襯底：低阻的基石
工藝：采用直拉法生長的低電阻率P型單晶硅，并進(jìn)行背面研磨減薄，以優(yōu)化散熱和封裝。
目的：
電學(xué)：作為高壓器件的公共地端，提供低阻電流路徑。
散熱：為流經(jīng)LDMOS的大電流提供高效的熱量散發(fā)通道。
版圖思考：整個(gè)芯片的地電位由此定義。LDMOS的源極最終將通過P-外延和P+襯底連接到地。
2. N+ 埋層：隱秘的“地下漏極”
工藝：在襯底上進(jìn)行銻注入，并經(jīng)過長時(shí)間的高溫推進(jìn)，形成深層的N+區(qū)。
目的：為LDMOS的漏極創(chuàng)建一個(gè)低電阻的垂直電流路徑，將表面的漏極電流引導(dǎo)至深處。
版圖思考：您繪制的NBL層，決定了這個(gè)“地下高速公路”的入口位置，必須與后續(xù)的深N阱精確對準(zhǔn)。
3. P- 外延：高壓的“漂移空間”
工藝：在NBL和襯底之上，外延生長一層厚度和電阻率都經(jīng)過精確控制的P-型硅層。
目的：
構(gòu)筑漂移區(qū)：為LDMOS承受高電壓提供關(guān)鍵的低摻雜“漂移區(qū)”。
抑制閂鎖：與P+襯底共同構(gòu)成抑制閂鎖效應(yīng)的結(jié)構(gòu)。
版圖思考：這層材料的質(zhì)量直接決定了芯片的擊穿電壓。
4. 深N阱：引出"高壓島"
工藝：通過高能磷注入和高溫推進(jìn)，將NBL從底部"引"到晶圓表面。
目的：在P-外延的"海洋"中，為LDMOS制造一個(gè)獨(dú)立的 "高壓島"。
版圖思考：您設(shè)計(jì)的 DNW 層，必須將高壓器件完全包圍，并與NBL有足夠的重疊。
5. 淺槽隔離：定義器件的"活動范圍"
工藝：通過刻蝕和氧化物填充，形成隔離槽。
目的：在器件內(nèi)部定義有源區(qū)，實(shí)現(xiàn)晶體管之間的局部隔離。
版圖思考：STI的拐角是電場集中點(diǎn)，版圖上需使用圓角優(yōu)化。
6. N- 漂移區(qū)：高電壓的"緩沖地帶"
工藝：通過光刻和磷注入，形成輕摻雜的N型區(qū)域。
目的：讓高壓主要降落在這個(gè)低摻雜區(qū)域上，避免電場峰值。
版圖思考：N- 區(qū)的長度和摻雜濃度是擊穿電壓與導(dǎo)通電阻的權(quán)衡核心。
7. 深P阱：在"島"內(nèi)修建"隔離艙"
工藝：在DNW內(nèi)部，通過高能硼注入及推進(jìn)，形成深P型區(qū)。
目的：把NWELL和NDL隔離開，使兩者電位不同成為可能。
版圖思考：DPW 必須被完全包圍在 DNW 內(nèi)，并為橫向擴(kuò)散留出充足余量。
8. NWELL/PWELL：器件的基礎(chǔ)
工藝：通過光刻和離子注入形成標(biāo)準(zhǔn)電位的阱區(qū)。
目的：
構(gòu)建LDMOS體區(qū)、隔離環(huán)等核心高壓結(jié)構(gòu)。
實(shí)現(xiàn)高壓域內(nèi)的電位隔離與調(diào)制。
版圖思考：
必須與漂移區(qū)、場板進(jìn)行協(xié)同優(yōu)化，確保電場分布均衡。
與低壓電路間必須設(shè)置隔離保護(hù)環(huán)，防止噪聲串?dāng)_。
9. 雙擴(kuò)散阱DWELL：精密雕刻溝道
工藝：使用專用掩膜版光刻，進(jìn)行精確硼注入與快速熱退火。
目的：
形成LDMOS的P型體區(qū)，定義溝道位置。
精確控制器件的閾值電壓。
版圖思考：DWELL 圖形直接定義了LDMOS的有效溝道區(qū)域，其與柵極和漂移區(qū)的相對位置決定了器件的關(guān)鍵電學(xué)參數(shù)。
10. 多晶硅柵：兼具開關(guān)與場板
工藝：LPCVD沉積多晶硅，并進(jìn)行摻雜，最后刻蝕成形。
目的：
作為柵極：控制溝道的開啟與關(guān)斷。
作為場板：其延伸部分覆蓋在漂移區(qū)上方，調(diào)制表面電場。
版圖思考：多晶硅柵的場板長度是高壓器件版圖設(shè)計(jì)的核心參數(shù)。
11. 源漏注入與硅化
工藝：形成P+和N+的重?fù)诫s區(qū)，并在非SAB區(qū)域形成TiSi?。
目的：形成低電阻的歐姆接觸。
版圖思考：源區(qū)的P+和N+注入間距影響接觸電阻和寄生BJT。圖中紅色區(qū)域?yàn)椴蛔龉杌膮^(qū)域。
12. 深溝槽隔離：最后的"絕緣長城"
工藝：使用Bosch工藝進(jìn)行深硅刻蝕，隨后進(jìn)行側(cè)壁氧化、HDPCVD填充和CMP平坦化。
目的：實(shí)現(xiàn)高等級的電學(xué)隔離。
版圖思考：在此位置進(jìn)行DTI，既確保了隔離效果，又避免了對器件核心區(qū)域的損傷。
13. 前置金屬介質(zhì)層與接觸孔
工藝：PECVD沉積厚氧化層，深孔RIE刻蝕，鎢填充，CMP平坦化。
目的：形成絕緣層并建立垂直連接。
版圖思考：深孔刻蝕的側(cè)壁坡角和鎢填充空洞是可靠性關(guān)鍵。
14. 架設(shè)“本地公路”：第一層金屬
工藝：沉積阻擋層和銅種子層 → 電鍍銅 → CMP
目的：METAL1負(fù)責(zé)最局部的互聯(lián)，布線密度最高。需嚴(yán)格遵守間距、寬度規(guī)則，并注意天線效應(yīng)。
版圖思考：METAL1在BCD工藝中由于寄生溝道影響，并不適合走高壓線。
15.構(gòu)建“城市立交”：通孔與高層金屬
工藝：與M1和接觸孔類似，層層堆疊。
目的：高層金屬更厚更寬，用于全局布線、時(shí)鐘和電源網(wǎng)絡(luò)。你的布局規(guī)劃能力在此面臨考驗(yàn)。
版圖思考：項(xiàng)目需要根據(jù)需求選擇合適的金屬層數(shù)和厚度，解決mask數(shù)量和版圖面積的沖突。
16. 鈍化層與焊盤開窗
工藝：沉積SiN鈍化層并開窗露出焊盤。
目的：保護(hù)芯片內(nèi)部，提供封裝接口。
版圖思考：焊盤邊緣是應(yīng)力集中點(diǎn)，需遵循設(shè)計(jì)規(guī)則。焊盤開窗與封裝息息相關(guān)，后期我們在封裝相關(guān)專題會仔細(xì)講解。
結(jié)語：工藝順序的智慧選擇
作為版圖工程師，把握每個(gè)工藝模塊的特性及其相互關(guān)系，使我們的設(shè)計(jì)在性能、可靠性和制造成本間找到完美平衡點(diǎn)。
當(dāng)您在規(guī)劃版圖時(shí)，每一個(gè)層次的選擇都蘊(yùn)含著對這座"微觀城市"未來命運(yùn)的深刻洞察——這正是版圖工程師的價(jià)值所在。
【思考與互動】
本次分享僅以韓國某0.18um BCD工藝舉例，BCD工藝與CMOS工藝不同，即使相同節(jié)點(diǎn)，相同foundry可能因?yàn)槟蛪褐档绕渌騧ask流程也不盡相同。
比如文中DPW在NWELL/PWELL之后制作，但是有的工藝DPW卻放在兩者
之前；文中DTI放在硅化之后，但有的工藝DTI放在POLY之前；文中沒寫LDD，但是T廠LDMOS的源端卻用了LDD。
通過這篇文章，我們只需要對BCD工藝有一個(gè)大概的映像就行，具體還需要大家結(jié)合自己所用工藝來學(xué)習(xí)！
來源：Internet
關(guān)于我們 聯(lián)系我們 營業(yè)執(zhí)照 全國服務(wù)電話：400-818-0021 嘉峪檢測版權(quán)所有 備案號：京ICP備14047019號-2 
京公網(wǎng)安備11010802046783號
