噪聲對(duì)通信專家來(lái)說(shuō)一直都很重要，但它正迅速成為每位半導(dǎo)體設(shè)計(jì)人員都必須面對(duì)的問(wèn)題。一些芯片已經(jīng)受到影響。
噪聲可以定義為任何偏離理想狀態(tài)并可能影響預(yù)期功能的因素。對(duì)于半導(dǎo)體而言，這可能意味著無(wú)法在預(yù)期時(shí)間可靠地提取信號(hào)值，或者器件上的電壓是否能夠保持足夠穩(wěn)定以可靠地產(chǎn)生或檢測(cè)信號(hào)。
在通信領(lǐng)域，噪聲通常使用眼圖進(jìn)行分析。眼圖以圖形方式顯示噪聲是否侵入用于可靠信號(hào)提取的區(qū)域。噪聲具有兩個(gè)維度：幅度和相位。相位噪聲是由于信號(hào)（尤其是時(shí)鐘信號(hào)）的時(shí)序變化引起的。幅度噪聲也會(huì)影響時(shí)序，導(dǎo)致時(shí)鐘邊沿發(fā)生相位偏移（抖動(dòng)）。
噪聲注入的來(lái)源多種多樣。在器件層面，噪聲最初來(lái)源于偏置溫度不穩(wěn)定性以及閃爍噪聲，但日益令人擔(dān)憂的噪聲源在影響設(shè)計(jì)更大范圍方面，其影響程度要大幾個(gè)數(shù)量級(jí)。
“隨著半導(dǎo)體技術(shù)尺寸縮小到7納米以下，封裝變得越來(lái)越復(fù)雜，電源噪聲已成為一項(xiàng)重大挑戰(zhàn)，”西門子EDA的3D-IC解決方案工程師Muhammad Hassan表示。“更低的電源電壓、更高的電流密度和更密集的互連會(huì)增加堆疊芯片間的IR壓降、電感噪聲(L·di/dt)和電源分配網(wǎng)絡(luò)(PDN)不連續(xù)性。如果管理不當(dāng)，動(dòng)態(tài)電壓噪聲可達(dá)到標(biāo)稱VDD的5%到10%。”
噪聲控制已成為現(xiàn)代半導(dǎo)體設(shè)計(jì)中最關(guān)鍵、最持久的挑戰(zhàn)之一。“隨著電源電壓逼近1伏，晶體管密度持續(xù)提高，曾經(jīng)用于吸收電氣波動(dòng)的傳統(tǒng)設(shè)計(jì)裕度幾乎消失殆盡，”Ambiq公司品牌、市場(chǎng)營(yíng)銷和投資者關(guān)系副總裁Charlene Wan表示，“即使是曾經(jīng)無(wú)關(guān)緊要的微小波動(dòng)，現(xiàn)在也可能危及性能或可靠性。”
電源和信號(hào)完整性問(wèn)題
在某些情況下，這些問(wèn)題并非新問(wèn)題，但其背景卻發(fā)生了變化。“信號(hào)完整性問(wèn)題在系統(tǒng)端已經(jīng)存在了30多年，”Cadence公司定制IC和PCB事業(yè)部的產(chǎn)品管理總監(jiān)John Park表示，“我們可以通過(guò)提取通道的非常精確的S參數(shù)，并對(duì)其進(jìn)行建模。然而，如果您是芯片設(shè)計(jì)師，除非您從事模擬電路設(shè)計(jì)，否則整個(gè)概念可能對(duì)您來(lái)說(shuō)是全新的。我們過(guò)去在芯片端所做的工作與我們過(guò)去在系統(tǒng)端所做的工作正在融合。”
如今的尖端芯片消耗大量電力，這帶來(lái)了諸多問(wèn)題。“噪聲就像數(shù)字設(shè)計(jì)之上疊加了一層模擬層，” Synopsys 旗下Ansys的產(chǎn)品營(yíng)銷總監(jiān) Marc Swinnen 表示，“電源線本應(yīng)完全穩(wěn)定，但實(shí)際情況并非如此，這就是電源噪聲。數(shù)字模塊經(jīng)常會(huì)產(chǎn)生強(qiáng)烈的脈沖信號(hào)，影響電源供應(yīng)。對(duì)于模擬設(shè)計(jì)或數(shù)字設(shè)計(jì)中對(duì)電源更為敏感的區(qū)域，則需要更穩(wěn)定的電源，因此它們通常使用獨(dú)立的電源線。”
這會(huì)引發(fā)其他問(wèn)題。“目前，在一個(gè)復(fù)雜的片上系統(tǒng) (SoC) 中，會(huì)有二三十個(gè)電壓域，但其中只有兩三個(gè)是高電流域，”弗勞恩霍夫集成電路研究所(Fraunhofer IIS)自適應(yīng)系統(tǒng)工程部門高效電子部門負(fù)責(zé)人 Andy Heinig 表示。“除了核心電壓，可能還有一兩個(gè)高電流的 I/O 電壓。另外還有十幾個(gè)電壓域消耗微安級(jí)電流，它們僅用于標(biāo)準(zhǔn)化某些東西，例如鎖相環(huán) (PLL)。你必須將這些電壓域上的噪聲降至最低。但隨著先進(jìn)封裝技術(shù)的出現(xiàn)，所有互連線之間的距離越來(lái)越近，串?dāng)_也隨之增加。問(wèn)題不在于噪聲的絕對(duì)值，而在于所有供電網(wǎng)絡(luò)（包括關(guān)鍵供電網(wǎng)絡(luò)）上的噪聲都增加了。隨著互連線之間的距離越來(lái)越近，我們無(wú)法避免這種情況?？偠灾嗟脑肼?、更強(qiáng)的耦合，都可能帶來(lái)新的問(wèn)題。”
隨著先進(jìn)封裝技術(shù)的出現(xiàn)，其中一些問(wèn)題變得更加明顯。“在模擬和混合信號(hào)設(shè)計(jì)中，例如DDR PHY或HBM內(nèi)存接口，IR drop會(huì)造成特別嚴(yán)重的后果，”Synopsys旗下Ansys公司的首席產(chǎn)品經(jīng)理Takeo Tomine表示。“例如，在DDR接口中，終端電路或驅(qū)動(dòng)電路中的局部IR壓降會(huì)降低信號(hào)擺幅，導(dǎo)致眼圖閉合和比特錯(cuò)誤。同樣，在HBM設(shè)計(jì)中，多個(gè)高速I/O通道并行工作，即使是微小的電壓下降也會(huì)擾亂時(shí)序裕量，導(dǎo)致數(shù)據(jù)損壞或同步失敗。”
其他系統(tǒng)問(wèn)題也在封裝內(nèi)部蔓延。“當(dāng)一個(gè)系統(tǒng)包含多個(gè)元件時(shí)，例如帶有PCB的機(jī)箱，如果一個(gè)芯片處于激活狀態(tài)，然后另一個(gè)芯片也處于激活狀態(tài)，如此循環(huán)往復(fù)，就會(huì)導(dǎo)致功率振蕩累積，”Ansys公司的Swinnen說(shuō)道。“配電網(wǎng)絡(luò)中存在諧振頻率，如果以合適的頻率取電，就會(huì)產(chǎn)生這些累積的振蕩。這些是低頻振蕩。單片器件不會(huì)出現(xiàn)這種情況。”
隨著封裝尺寸的增大，這些問(wèn)題也變得更加棘手。“當(dāng)涉及到與其他芯片之間長(zhǎng)走線的中介層時(shí)，電感L就會(huì)成為一個(gè)非常棘手的問(wèn)題，”西門子數(shù)字化工業(yè)軟件產(chǎn)品管理高級(jí)總監(jiān)Joe Davis表示。“諧振現(xiàn)象確實(shí)存在。在3D-IC中，你會(huì)遇到與傳統(tǒng)封裝相同的信號(hào)完整性問(wèn)題。由于走線比導(dǎo)線短，影響相對(duì)較小。但如今，這些封裝尺寸越來(lái)越大，當(dāng)你查看代工廠的路線圖以及他們計(jì)劃將數(shù)百個(gè)芯片組裝在一起的系統(tǒng)時(shí)，電感L和電容C的影響就會(huì)變得非常顯著。”
受影響的不僅僅是數(shù)據(jù)中心的設(shè)計(jì)。“對(duì)于工作電壓接近閾值電壓的超低功耗芯片，例如專為可穿戴設(shè)備和物聯(lián)網(wǎng)邊緣設(shè)備設(shè)計(jì)的芯片，這個(gè)問(wèn)題會(huì)被放大，”Ambiq公司的Wan表示。“這些SoC芯片為了提高能效而犧牲了電壓裕度，這意味著它們本身就更容易受到電壓下降、抖動(dòng)和串?dāng)_的影響。”
多物理場(chǎng)
問(wèn)題日益普遍。“從封裝角度來(lái)看，諸如2.5D/3D集成、扇出和重分配線中介層等先進(jìn)平臺(tái)帶來(lái)了新的挑戰(zhàn)，”Rapidus Design Solutions封裝技術(shù)現(xiàn)場(chǎng)首席技術(shù)官Rozalia Beica表示。“模擬模塊容易受到電源完整性問(wèn)題、熱梯度和芯片間串?dāng)_的影響，所有這些都會(huì)降低性能。系統(tǒng)級(jí)封裝（SiP）設(shè)計(jì)將射頻、模擬和數(shù)字組件結(jié)合在一起，這進(jìn)一步增加了驗(yàn)證的復(fù)雜性，需要進(jìn)行多物理場(chǎng)仿真，以考慮電磁干擾、熱行為和信號(hào)完整性。”
一些新的問(wèn)題是電磁耦合問(wèn)題。“數(shù)字系統(tǒng)存在一些有趣的噪聲問(wèn)題，”是德科技設(shè)計(jì)與驗(yàn)證業(yè)務(wù)部總經(jīng)理Nilesh Kamdar表示，“與微波或射頻系統(tǒng)相比，它們的噪聲問(wèn)題更容易解決。隨著頻率越來(lái)越高，一切都變成了噪聲。所有因素都會(huì)對(duì)系統(tǒng)產(chǎn)生影響，要么是正面的，要么是負(fù)面的。但高頻問(wèn)題意味著，一個(gè)很小的封裝部件，一個(gè)很小的連接部件，都可能成為天線。如果設(shè)計(jì)不當(dāng)，它可能會(huì)泄漏信號(hào)，并影響相鄰的芯片。”
這其實(shí)并不令人意外。Movellus的首席執(zhí)行官 Mo Faisal 七年前就預(yù)言了這一點(diǎn)，他說(shuō)：“你可以把一根導(dǎo)線放在芯片上——真的是放在芯片上面——然后用示波器測(cè)量，你會(huì)發(fā)現(xiàn)噪聲的頻率與芯片的開(kāi)關(guān)頻率一致。如果一根導(dǎo)線都能檢測(cè)到這種噪聲，那么 3D 芯片堆疊也肯定可以。這是一個(gè)系統(tǒng)層面的問(wèn)題，你必須找到方法來(lái)分散噪聲，避免所有設(shè)備都集中在同一個(gè)頻率上。電磁輻射會(huì)從一個(gè)設(shè)備傳播到另一個(gè)設(shè)備。這時(shí)，擴(kuò)頻等系統(tǒng)技術(shù)就派上了用場(chǎng)，它們可以分散噪聲，避免噪聲干擾。”
一些新的問(wèn)題才剛剛開(kāi)始被人們更好地理解。“你不能想當(dāng)然地認(rèn)為，基于過(guò)去的經(jīng)驗(yàn)，5G、6G 這類復(fù)雜的芯片或封裝系統(tǒng)就能正常工作，”是德科技的 Kamdar 表示。“現(xiàn)在我們正進(jìn)入多物理場(chǎng)問(wèn)題的領(lǐng)域。電磁效應(yīng)是一個(gè)問(wèn)題，漏電可能是另一個(gè)問(wèn)題，熱效應(yīng)又是另一個(gè)問(wèn)題。有趣的是，這三者之間會(huì)相互作用。在高溫下，電磁特性會(huì)發(fā)生變化，或者更高的功率會(huì)產(chǎn)生熱效應(yīng)。所有這些因素都會(huì)對(duì)你造成不利影響?，F(xiàn)在，你試圖分析一個(gè)以前可以忽略的多物理場(chǎng)問(wèn)題，因?yàn)橄到y(tǒng)之間距離足夠遠(yuǎn)，相互作用并不強(qiáng)?，F(xiàn)在，你必須認(rèn)真對(duì)待這些問(wèn)題。對(duì)我們來(lái)說(shuō)，這是一個(gè)全新的世界，一切都與多物理場(chǎng)有關(guān)。隨著我們采用更密集的技術(shù)（例如芯片組）和更高的頻率（例如毫米波），我們必須以不同的方式來(lái)應(yīng)對(duì)這些問(wèn)題。”
一些新出現(xiàn)的問(wèn)題正在影響著現(xiàn)有的系統(tǒng)。“隨著客戶不斷提高頻率，他們希望能夠更準(zhǔn)確地模擬時(shí)鐘抖動(dòng)和時(shí)鐘不確定性，”Synopsys 高級(jí)產(chǎn)品經(jīng)理 Manoz Palaparthi 表示。 “這些影響一直存在于設(shè)計(jì)中，客戶通常會(huì)預(yù)留一些裕量來(lái)抵消這些影響。但現(xiàn)在，老化問(wèn)題也變得尤為重要，人們需要了解初始時(shí)鐘抖動(dòng)和老化后的時(shí)鐘抖動(dòng)。兩年后，我的時(shí)鐘結(jié)構(gòu)會(huì)如何變化？占空比是否會(huì)進(jìn)一步失真，或者抖動(dòng)是否會(huì)發(fā)生變化？”
分析
噪聲正給驗(yàn)證工作帶來(lái)越來(lái)越大的負(fù)擔(dān)。“像HBM這樣的電路將深度交織的模擬和數(shù)字域融合在一起，使得驗(yàn)證的范圍更廣，也更加關(guān)鍵，”Synopsys首席產(chǎn)品經(jīng)理Karthik Koneru表示。“回歸測(cè)試套件現(xiàn)在包含數(shù)千個(gè)測(cè)試，不僅要求功能正確性，還要求在工藝角、噪聲條件和時(shí)序場(chǎng)景下保持高精度。挑戰(zhàn)非常嚴(yán)峻。既需要模擬驗(yàn)證的精度，又不能犧牲數(shù)字規(guī)模回歸所需的速度。”
這種影響也是實(shí)實(shí)在在的。“采用AMS技術(shù)的SoC芯片的首次成功率通常比純數(shù)字芯片低10%到15%。”Rapidus公司的Beica表示，“這種差距通常是由于極端情況覆蓋不足、建模不完善，或者集成問(wèn)題（例如電源域沖突和襯底噪聲）造成的。”
分析方法可以結(jié)合靜態(tài)和動(dòng)態(tài)IR壓降仿真、電熱PDN建模以及片上電壓傳感器，以捕捉不同頻率范圍內(nèi)的瞬態(tài)壓降和諧振特性。“噪聲及其影響的抑制可以在芯片、封裝或電路板層面進(jìn)行，”西門子Hassan表示。“在芯片層面，可以采用更寬的電源軌、更多的過(guò)孔、去耦電容以及全局優(yōu)化策略，例如電流感知布局規(guī)劃和自適應(yīng)電壓調(diào)節(jié)。在封裝或電路板層面，設(shè)計(jì)人員可以利用分層去耦（芯片、封裝、PCB）、低電感電源/接地層、優(yōu)化的PDN阻抗以及將高效VRM放置在負(fù)載附近。”
模型驗(yàn)證變得至關(guān)重要。“我看到很多人投入大量時(shí)間和精力進(jìn)行模型驗(yàn)證，如果模型驗(yàn)證沒(méi)有做好，那么整個(gè)基礎(chǔ)就都錯(cuò)了，”西門子AMS產(chǎn)品管理和市場(chǎng)營(yíng)銷主管Sathish Balasubramanian表示。“在驗(yàn)證過(guò)程中，你可能會(huì)突然發(fā)現(xiàn)PLL的時(shí)鐘抖動(dòng)非常大，或者PLL根本無(wú)法提供你想要的時(shí)鐘信號(hào)。這里面有很多細(xì)微差別。模型驗(yàn)證已經(jīng)成為一個(gè)很大的痛點(diǎn)。”
或許最大的問(wèn)題在于，許多噪聲故障都屬于“靜默數(shù)據(jù)錯(cuò)誤”的范疇，其根本原因無(wú)法確定，而且極難重現(xiàn)。“在低功耗設(shè)備中，這些故障可能不會(huì)表現(xiàn)為系統(tǒng)崩潰，”Wan說(shuō)道，“相反，它們可能表現(xiàn)為可靠性漂移、傳感器計(jì)數(shù)錯(cuò)誤、藍(lán)牙數(shù)據(jù)包丟失或過(guò)電流消耗導(dǎo)致電池壽命縮短。”
對(duì)團(tuán)隊(duì)的影響
這些不僅僅是技術(shù)問(wèn)題，也帶來(lái)了組織方面的挑戰(zhàn)。“我們需要對(duì)可接受的噪聲水平有新的認(rèn)識(shí)，”弗勞恩霍夫研究所的Heinig說(shuō)道。“隨著芯片組和先進(jìn)封裝技術(shù)的出現(xiàn)，我們會(huì)遇到更多問(wèn)題。在電源方面，我們需要進(jìn)行更多仿真來(lái)避免IR壓降，尤其是在不同的工作負(fù)載下。這是一個(gè)大問(wèn)題，因?yàn)槿绻覀儼阉袞|西都集成得更緊密，就會(huì)出現(xiàn)領(lǐng)域重疊的問(wèn)題。工程師們會(huì)將所有東西劃分到不同的領(lǐng)域。比如電源領(lǐng)域。電源領(lǐng)域有自己的模型，能夠解決這些問(wèn)題。現(xiàn)在我們把所有東西都集成在一起，交互也更多了。這意味著工程師們必須協(xié)同工作，但他們使用的語(yǔ)言卻不一樣。”
每個(gè)人都必須學(xué)習(xí)新技能。“作為一名數(shù)字集成電路設(shè)計(jì)師，我以前從未想過(guò)需要用到三維電磁求解器來(lái)弄清楚電路的運(yùn)行原理，”Cadence公司的Park說(shuō)道。“現(xiàn)在看來(lái)確實(shí)需要。我是一名封裝設(shè)計(jì)師，以前也從未意識(shí)到需要進(jìn)行正式的DRC（設(shè)計(jì)規(guī)則檢查）。現(xiàn)在看來(lái)確實(shí)需要了。這是系統(tǒng)設(shè)計(jì)工具和專業(yè)知識(shí)與芯片設(shè)計(jì)工具和專業(yè)知識(shí)的融合。我們這里討論的是數(shù)字電路，當(dāng)然也包括模擬和射頻電路。他們對(duì)電磁學(xué)非常熟悉。我們關(guān)注的重點(diǎn)在于如何整合這些流程，這樣你就不必為了使用這些工具而費(fèi)盡周折。”
可能的解決方案
噪聲可以通過(guò)現(xiàn)有工具進(jìn)行管理。“在前端，我們可以通過(guò)RTL設(shè)計(jì)選擇間接影響噪聲，例如活動(dòng)平衡、時(shí)鐘門控和電源域控制，” ChipAgents首席執(zhí)行官William Wang表示。“但真正能夠最大限度降低IR壓降和電源完整性噪聲的關(guān)鍵在于后端，電源網(wǎng)絡(luò)設(shè)計(jì)、解耦策略和封裝布局決定了實(shí)際的噪聲行為。展望未來(lái)，人工智能代理可以通過(guò)自主分析EM/IR仿真、從過(guò)去的簽核數(shù)據(jù)中學(xué)習(xí)，并提出布局或去耦電容放置方面的改進(jìn)建議，從而在后端優(yōu)化中發(fā)揮重要作用，以減少壓降熱點(diǎn)并優(yōu)化芯片和封裝級(jí)別的電源分配效率。”
隨著問(wèn)題日益嚴(yán)重，人們投入更多時(shí)間和精力尋求長(zhǎng)期解決方案。其中一個(gè)正在考慮的領(lǐng)域是提高片上電壓調(diào)節(jié)器的應(yīng)用率。“集成電壓調(diào)節(jié)器的瓶頸在于開(kāi)發(fā)磁性元件，以便將這些磁性元件集成到封裝內(nèi)部，” Empower Semiconductor 的客戶應(yīng)用工程總監(jiān) Luca Vassalli 表示。“開(kāi)關(guān)穩(wěn)壓器需要電感器才能高效運(yùn)行，而這些電感器需要存儲(chǔ)能量并盡可能高效，以避免消耗過(guò)多功率。為了縮小電感器的尺寸，必須提高轉(zhuǎn)換器的開(kāi)關(guān)頻率，同時(shí)還要在尺寸縮小的情況下保持極高的效率。”
也有缺點(diǎn)。“這意味著需要占用更多面積，也就意味著成本增加，”Heinig說(shuō)道。“而且目前還沒(méi)有必要這樣做，因?yàn)橥ㄟ^(guò)合理的封裝設(shè)計(jì)，你們已經(jīng)能夠利用隔離和屏蔽措施，避免關(guān)鍵電源受到其他信號(hào)噪聲的干擾。但是，使用內(nèi)部穩(wěn)壓器或許可以避免復(fù)雜的仿真。即使電源上存在噪聲信號(hào)，內(nèi)部穩(wěn)壓也能確保例如鎖相環(huán)（PLL）獲得無(wú)噪聲的單路電壓。這或許是一種避免復(fù)雜仿真的技術(shù)方案，因?yàn)槟銈儾捎昧瞬煌姆椒?。傳統(tǒng)的做法是避免電源噪聲。現(xiàn)在我們有了一個(gè)可以濾除噪聲的內(nèi)部濾波器。但只有在真正需要的時(shí)候才應(yīng)該采用新方法，因?yàn)樵诔跗陔A段，它會(huì)帶來(lái)不確定性，而且可能會(huì)出現(xiàn)其他問(wèn)題。”
遺憾的是，這主要?dú)w結(jié)于工程規(guī)范的加強(qiáng)。“沒(méi)有任何設(shè)計(jì)能夠完全消除噪聲，但可以通過(guò)精心的架構(gòu)和實(shí)現(xiàn)來(lái)減輕噪聲，”Wan說(shuō)道。“你的思維方式至關(guān)重要。將芯片、封裝和系統(tǒng)視為一個(gè)集成的電源分配網(wǎng)絡(luò)（PDN）設(shè)計(jì)挑戰(zhàn)，有助于從一開(kāi)始就構(gòu)建噪聲更低的芯片。異構(gòu)集成、更高密度的封裝和近閾值計(jì)算的趨勢(shì)只會(huì)使噪聲更加難以控制，也更加復(fù)雜。對(duì)于超低功耗系統(tǒng)而言，控制噪聲意味著可以節(jié)省數(shù)周甚至數(shù)月的電池續(xù)航時(shí)間。”
參考鏈接https://semiengineering.com/noise-a-chip-killer/
京公網(wǎng)安備11010802046783號(hào)
