中文字幕一级黄色A级片|免费特级毛片。性欧美日本|偷拍亚洲欧美1级片|成人黄色中文小说网|A级片视频在线观看|老司机网址在线观看|免费一级无码激情黄所|欧美三级片区精品网站999|日韩av超碰日本青青草成人|一区二区亚洲AV婷婷

您當前的位置:檢測資訊 > 科研開發(fā)

半導體器件FEoL階段的局部電荷捕獲非易失性存儲器數據保持模型研究?

嘉峪檢測網        2024-10-20 11:54

各階段常見的典型失效機理

 

前段制程(FEoL)常見的失效機理

1)與時間相關的電介質擊穿(TDDB)-- 柵極氧化物

2)熱載流子注入(HCI)

3)負偏壓溫度不穩(wěn)定性(NBTI)

4)表面反轉(移動離子)

5)浮柵非易失性存儲器數據保持

6)局部電荷捕獲非易失性存儲器數據保持

7)相變(PCM)非易失性存儲器數據保持

后段制程(BEoL)常見的失效機理

1)與時間相關的電介質擊穿(TDDB)-- 層間電介質/低k值/移動銅離子

2)鋁電遷移(Al EM)

3)銅電遷移(Cu EM)

4)鋁和銅腐蝕

5)鋁應力遷移(Al SM)

6)銅應力遷移(Cu SM)

封裝/界面常見的失效機理

1)因溫度循環(huán)和熱沖擊導致的疲勞失效

2)因溫度循環(huán)和熱沖擊導致的界面失效

3)因高溫導致的金屬間化合物和氧化失效

4)錫須

5)離子遷移動力學(PCB)--組件清潔度

 

本文對FEoL階段的局部電荷捕獲非易失性存儲器數據保持模型進行研究 

 

在局部電荷捕獲型非易失性存儲(NVM)器件中(如NROM),一個單元的閾值電壓(VT)由在n溝道MOSFET晶體管結邊緣的ONO(氧化物-氮化物-氧化物)介電層中捕獲的電荷量和空間分布所決定。通常,NVM通過溝道熱電子注入進行編程,通過溝道熱空穴輔助隧穿進行擦除。電荷從晶體管的n溝道通過3~6nm厚的下層氧化物層注入到ONO結構的氮化物層中,電荷存儲在結邊緣附近。典型結構如下圖所示。

 

憑借氮化物的高介電常數,ONO有助于確保浮柵中的電荷保留,數據保留可靠性取決于ONO層保留捕獲電荷的能力。NROM器件數據保留可靠性的主要影響因素是捕獲電荷的遷移,電荷遷移會影響NROM單元的VT。下層氧化物厚度大于4nm的NROM技術對垂直電荷損失相對免疫,底部介電層中的點缺陷(SILC型泄漏)只會導致極小部分存儲電荷的損失。

 

退化模型研究

無偏壓NVM退化模型是一個由時間、溫度和編程/擦除次數組成的函數。該模型描述了已編程NROM單元的VT降低情況,已編程的NROM單元VT的降低歸因于在器件結邊緣循環(huán)期間積累的空穴的遷移。在長期存儲期間或在高溫烘烤條件下,這些空穴脫陷并橫向向在溝道上更遠位置捕獲的電子遷移,抵消它們的電場,降低NROM單元的VT。

注:該模型適用于兩種類型的電荷載體都已注入的單元,由于空穴和電子的注入條件和微觀散射機制不同,預計介電層中捕獲的空穴和捕獲的電子的空間分布會略有不同,從而導致內部橫向偶極子(多極子)的產生。氮化物中的電子相對不移動,幾乎不參與電荷遷移過程。 

氮化物薄膜中空穴的橫向遷移動力學遵循分散傳輸機制,該機制涉及載流子多次地捕獲和脫陷,隨著載流子從一個陷阱落入下一個陷阱,釋放時間隨機增加(與時間相關的擴散系數和拉伸指數動力學)。

相對于其初始編程狀態(tài),閾值電壓隨時間的變化ΔVT由以下公式描述:

其中,ΔVTsat是數據保留退化的飽和值,t是存儲時間,T是的存儲溫度(開爾文),τ是時間常數,Eτ是偶極弛豫過程的特征能量,k是玻爾茲曼常數,τo和To是經驗系數。參數ΔVTsat、τo和Eτ取決于產品、工藝和編程/擦除次數。無論晶圓廠或技術節(jié)點如何,所有NROM產品的To系數的值均為2550±100K。

表觀活化能根據編程/擦除次數的公式如下:

飽和值 ΔVTsat 的大小取決于循環(huán)次數,飽和的定義是橫向遷移停止,原因是用于遷移的有限數量的過量空穴已與電子復合或已達到穩(wěn)態(tài)。在空穴遷移停止后,溝道上方剩余的電子決定了烘烤后的剩余VT。

我們用ΔVT-PR表示一組已編程位中最低位的VT(通常稱為編程驗證電平)與關鍵參考讀取電平的VT之間的差值。ΔVT-PR是產品定制參數,VT降低ΔVT-PR所需的時間就是失效時間(TTF)。TTF為方程為:

TTF與編程/擦除次數的相關性通過ΔVTsat與編程/擦除次數的冪次相關性體現,而TTF與溫度的相關性通過參數τ和β與溫度的相關性體現。

正常使用條件下的TTF除以高溫應力下的FFT,獲得加速因子AF:

局部電荷捕獲非易失性存儲器數據保持壽命預估示例:

目標:

1)計算加速因子(AF)。

2)在100,000次循環(huán)后,保證芯片在50°C下達到5年數據保持所需的加速應力時間。

 

假設條件:

1)正常使用條件為:50°C芯片溫度。

2)加速鑒定條件為:125℃。

3)活化能,Eτ:100,000次循環(huán)后,1.1eV

4)假設對于選定的工藝和產品,ΔVTsat(100,000次循環(huán))=1.6V,并且該產品設計的編程余量為ΔVT-PR=1.0 V。

AF計算公式:

AF=exp[(Eτ/k)(1/Tuse–1/Tstress)]*[–ln(1–ΔVT-PR/ΔVTsat)](1/βuse–1/βstress)

AF=exp[(1.1eV/8.62x10–5eV/K)(1/(273+50)K–1/ (273+125)K)]*1=1711

注:–ln(1–1V/1.6V)≈1

因此:TTFstress=TTFuse/AF=5years/1711=25.6hours

 

結論:

要使產品在10萬次編程/擦除循環(huán)后在正常使用條件下達到5年的數據保持的要求,那么該產品必須在10萬次編程/擦除循環(huán)后能夠承受住125°C烘烤25.6小時數據不丟失。

 

參考文獻:

1)M. Janai, B. Eitan, A. Shappir, E. Lusky, I. Bloom, and G. Cohen, “Data retention reliability model of NROM nonvolatile memory products,” IEEE Transactions on Device and Materials Reliability, Vol. 4, Issue 3, 2004, pp. 404-415. 

2)M. Janai and B. Eitan, “The Kinetics of Degradation of Data Retention of Post-Cycled NROM Non-Volatile Memory Products,” IEEE International Reliability Physics Symposium Proceedings, 2005, pp. 175-180. 

3)E. Lusky, Y. Shacham-Diamand, I. Bloom, and B. Eitan, “Electrons Retention Model for Localized Charge in Oxide–Nitride–Oxide (ONO) Dielectric,” IEEE Electron Device Letters, Vol. 23, Issue 9, 2002, pp. 556-558.

分享到:

來源:Top Gun實驗室

相關新聞: