您當前的位置：檢測資訊 > 科研開發(fā)
嘉峪檢測網(wǎng) 2025-04-30 09:35
今天，英特爾舉辦了晶圓代工大會，會上公司指出，正在與主要客戶洽談即將推出的14A工藝節(jié)點（相當于1.4納米），該節(jié)點是18A工藝節(jié)點的后續(xù)產(chǎn)品。英特爾已有多家客戶計劃流片14A測試芯片。英特爾還透露，公司至關(guān)重要的18A節(jié)點目前已進入風(fēng)險生產(chǎn)階段，并計劃于今年晚些時候?qū)崿F(xiàn)量產(chǎn)。
英特爾新的18A-P擴展節(jié)點（18A節(jié)點的高性能變體）目前正在晶圓廠早期生產(chǎn)。此外，該公司正在開發(fā)一種新的18A-PT變體，該變體支持帶有混合鍵合互連的Foveros Direct 3D，使該公司能夠在其最先進的前沿節(jié)點上垂直堆疊芯片。
在英特爾的新方案中，F(xiàn)overos Direct 3D 技術(shù)是一項關(guān)鍵的進展，因為它提供了競爭對手臺積電（TSMC）已在生產(chǎn)中使用的功能，最著名的是 AMD 的 3D V-Cache 產(chǎn)品。事實上，英特爾的實現(xiàn)在關(guān)鍵互連密度測量方面與臺積電的產(chǎn)品不相上下。
在成熟節(jié)點方面，英特爾代工廠目前已在晶圓廠中完成其首個 16nm 生產(chǎn)流片，并且該公司目前還在與聯(lián)華電子合作開發(fā)的 12nm 節(jié)點吸引客戶。
接下來，我們來看一下這家巨頭的晶圓代工最新路線圖。
英特爾 14A 工藝節(jié)點
英特爾的 14A 是繼 18A 之后的下一代產(chǎn)品，目前已在開發(fā)中，但該公司尚未公布具體的時間表。如果一切順利，14A 將成為業(yè)界首個采用高數(shù)值孔徑 EUV 光刻技術(shù)的節(jié)點。臺積電的競爭對手 A14（1.4 納米級）節(jié)點預(yù)計將于 2028 年問世，但這家臺灣公司不會在生產(chǎn)中使用高數(shù)值孔徑 EUV 光刻技術(shù)。
英特爾已經(jīng)與其主要的 14A 工藝節(jié)點客戶共享了工藝設(shè)計套件 (PDK) 的早期版本，該套件包含一套數(shù)據(jù)、文檔和設(shè)計規(guī)則，可用于設(shè)計和驗證處理器設(shè)計。英特爾表示，已有多家客戶表示有意使用 14A 工藝節(jié)點制造芯片。
英特爾的 14A 將采用其 PowerVia 背面供電技術(shù)的第二代版本。新的 PowerDirect 方案是一種更先進、更復(fù)雜的方案，它通過專門的觸點將電源直接傳輸?shù)矫總€晶體管的源極和漏極，從而最大限度地降低電阻并提高電源效率。與英特爾目前的 PowerVia 方案（通過納米硅通孔 (Nano TSV) 連接到晶體管的觸點層）相比，這是一種更直接、更高效的連接。
臺積電的 N2 節(jié)點不包含背面供電；然而，A16將采用直接接觸式背面供電網(wǎng)絡(luò)，稱為超級電源軌 (SPR)。A16 本質(zhì)上是 N2P 節(jié)點的衍生產(chǎn)品，并帶有 SPR 技術(shù)。A16 節(jié)點預(yù)計將于 2026 年底投入生產(chǎn)。臺積電的 A14 不會采用背面供電設(shè)計方法。
英特爾表示，14A 工藝將引入新的“turbo cell”技術(shù)，旨在進一步提高芯片的速度，“包括 CPU 最大頻率和 GPU 關(guān)鍵路徑” 。
英特爾在一份聲明中表示：“Turbo Cells 允許設(shè)計人員在設(shè)計模塊內(nèi)優(yōu)化性能更高的單元和更節(jié)能的單元的組合，從而針對目標應(yīng)用實現(xiàn)功耗、性能和面積之間的平衡。”
英特爾強調(diào)，公司已經(jīng)有第二臺High NA EUV設(shè)備在intel 14A上投入運行。這臺設(shè)備比第一臺設(shè)備啟動速度快得多。
英特爾總結(jié)說：14A工藝采用 PowerDirect 與 RibbonFET 2 相結(jié)合，具備以下優(yōu)勢：
1、PowerDirect，我們的第二代背面供電網(wǎng)絡(luò)。
2、RibbonFET 2，我們的第二代環(huán)繞柵極技術(shù)。
3、我們推出的 Turbo Cells 是增強型單元技術(shù)，與 RibbonFET 2 配合使用時可進一步提高速度（包括 CPU 最大頻率和 GPU 關(guān)鍵路徑）。Turbo Cells 允許設(shè)計人員在設(shè)計模塊內(nèi)優(yōu)化性能更高的單元和更節(jié)能的單元組合，從而針對目標應(yīng)用實現(xiàn)功耗、性能和面積之間的平衡。
4、業(yè)界首款高數(shù)值孔徑 (High NA) EUV，可實現(xiàn)較小工藝特征的經(jīng)濟高效打印。
英特爾的路線圖還補充道，14A 工藝將于 2027 年問世，同時還將開發(fā)一個“14A-E”節(jié)點，以包含一些額外的“功能擴展”。
英特爾 18A 工藝節(jié)點更新
正如我們上個月報道的那樣，英特爾的 18A（1.8 納米等效）工藝節(jié)點已進入風(fēng)險生產(chǎn)階段，標志著該節(jié)點的首批小批量生產(chǎn)正式啟動，大批量生產(chǎn) (HVM) 計劃于年底啟動。英特爾并未具體說明哪些處理器已開始生產(chǎn)，但具體時間與其 Panther Lake 處理器的預(yù)期基本一致，后者預(yù)計將于年底上市。英特爾首批 18A 工藝節(jié)點將在其俄勒岡州的晶圓廠生產(chǎn)，但該公司已在其亞利桑那州的晶圓廠“運行 18A 批次”，這表明該工廠也將很快開始生產(chǎn)。
18A 節(jié)點是業(yè)界首個同時采用PowerVia 背面供電網(wǎng)絡(luò) (BSPDN)和RibbonFET 環(huán)柵 (GAA) 晶體管的產(chǎn)品化節(jié)點。PowerVia 在芯片背面提供優(yōu)化的電源布線，以提高性能和晶體管密度。RibbonFET 還通過使用完全被柵極包圍的四個垂直納米片，在更小的面積內(nèi)提供更高的晶體管密度和更快的晶體管開關(guān)速度。
18A 節(jié)點進入 HVM 的時間與臺積電的競爭對手 2nm N2 節(jié)點大致相同。然而，臺積電的 N2 節(jié)點沒有配備背面供電網(wǎng)絡(luò) (PSN)，但它采用了具有三個垂直納米片的 GAA 技術(shù)。根據(jù)最近一次行業(yè)活動的演示，人們對這兩個工藝節(jié)點進行了一些基本的比較?？傮w來看，英特爾的節(jié)點比臺積電更快、功耗更低，盡管臺積電在密度（大概還有成本）方面仍占據(jù)優(yōu)勢。然而，這些區(qū)別可能會因不同芯片設(shè)計中的具體實現(xiàn)而異。
Panther Lake 將成為英特爾 18A 的首發(fā)產(chǎn)品，計劃于 2025 年推出。Clearwater Forest已推遲至 2026 年。外媒還注意到，有客戶正在談?wù)撆c英特爾 18A 的合作。例如，Trusted Semiconductor Solutions 更專注于國防工業(yè)，而不是消費和數(shù)據(jù)中心領(lǐng)域。
關(guān)于Intel 18A，英特爾總結(jié)說：
1、與intel 3 工藝節(jié)點相比，每瓦性能提高 15%，芯片密度提高 30%；
2、北美最早制造的亞2納米先進節(jié)點，為客戶提供有彈性的供應(yīng)替代方案；
3、業(yè)界首創(chuàng)的 PowerVia 背面供電技術(shù)，將密度和單元利用率提高 5% 至 10%，并降低電阻供電下降，從而使 ISO 功率性能提高高達 4%，并且與正面功率設(shè)計相比，固有電阻 (IR) 下降大大降低。；
4、RibbonFET 環(huán)柵 (GAA) 晶體管技術(shù)，可實現(xiàn)電流的精確控制。RibbonFET 可進一步縮小芯片元件體積，同時降低功耗，這對于日益密集的芯片而言至關(guān)重要；
5、Omni MIM 電容器，顯著降低電感功率下降，增強芯片運行穩(wěn)定性。此功能對于生成式 AI 等需要突發(fā)且高強度計算能力的現(xiàn)代工作負載至關(guān)重要；
6、業(yè)界標準 EDA 工具和參考流程全面支持，可從其他技術(shù)節(jié)點平穩(wěn)過渡。借助 EDA 合作伙伴提供的參考流程，我們的客戶可以先于其他背面電源解決方案開始使用 PowerVia 進行設(shè)計；
7、由 35 多個行業(yè)領(lǐng)先的生態(tài)系統(tǒng)合作伙伴組成的強大聯(lián)盟，涵蓋 EDA、IP、設(shè)計服務(wù)、云服務(wù)以及航空航天和國防領(lǐng)域，有助于確保廣泛的客戶支持，從而進一步簡化采用；
英特爾 18A 家族繼續(xù)擴展
英特爾的 18A 節(jié)點是主流版本，但該公司也提供了該節(jié)點的多個“產(chǎn)品線擴展”，并以不同的后綴命名。這些底層節(jié)點的版本針對不同的用例進行了定制。
其中，英特爾 18A-P基于英特爾RibbonFET和PowerVia技術(shù)的二次實現(xiàn)，提供新一代性能和更高的能效。它采用新的更低閾值電壓和漏電優(yōu)化器件，以及新的細晶粒帶寬度，顯著提升了每瓦性能和晶體管性能，同時確保了設(shè)計規(guī)則的兼容性。
英特爾今日透露，其高性能 18A-P 節(jié)點晶圓已在晶圓廠投產(chǎn)。該 18A 節(jié)點擁有優(yōu)化的功率和頻率曲線，每瓦性能提升 5-10%。根據(jù)芯片的具體調(diào)整，這可以在相同性能下實現(xiàn)更高的時鐘速度或更低的功耗。
18A-P節(jié)點的設(shè)計規(guī)則與18A節(jié)點兼容，從而簡化了客戶的設(shè)計流程。英特爾已與電子設(shè)計自動化 (EDA) 軟件供應(yīng)商合作，以提供對行業(yè)標準設(shè)計工具的廣泛支持，同時還與知識產(chǎn)權(quán) (IP) 設(shè)計人員合作，提供必要的 IP 模塊，從而簡化實施。
至于英特爾 18A-PT ，則是公司專為構(gòu)建下一代 3DIC 設(shè)計的 AI 和 HPC 客戶而設(shè)計，充分利用了英特爾 18A-P 在性能和能效方面的提升。英特爾 18A-PT 采用更新的后端金屬堆棧、直通硅通孔 (TSV)、芯片間硅通孔 (Die-to-Die TSV)，以及業(yè)界領(lǐng)先間距的先進混合鍵合接口 (HBI)，為高級工作負載提供無與倫比的可擴展性和集成度，助力客戶突破 AI 和高性能計算的界限。
據(jù)介紹，新的 18A-PT 節(jié)點將提供與性能導(dǎo)向的 18A-P 相同的性能和效率優(yōu)勢，但增加了 Foveros Direct 3D 混合鍵合。這種無凸塊銅對銅鍵合技術(shù)（意味著它不使用微凸塊或焊料來連接兩個芯片）將芯片與硅通孔 (TSV) 融合在一起。英特爾的實施方案將采用小于 5 微米的間距，這比其到 2023 年實現(xiàn) 10 微米間距的初始目標有了明顯的改進，以將芯片融合在 18A-PT 芯片的頂部。間距是互連之間中心到中心間距的度量，值越低表示密度越高，越好。
值得注意的是，AMD 使用臺積電的 SoIC-X 技術(shù)（一種類似的混合鍵合方法）將L3 芯片與其 X3D 處理器上的 9 微米凸點間距進行融合。臺積電的 SOIC-X 技術(shù)目前范圍從 4.5 微米到 9 微米，但該公司在 2027 年的發(fā)展規(guī)劃中已提供 3 微米間距的產(chǎn)品。如果能夠按計劃有效實現(xiàn)產(chǎn)品化，英特爾的 Foveros Direct 3D 將顯著提升其相對于臺積電封裝技術(shù)的定位。
英特爾的 Clearwater Forest 將是其首款采用 Foveros Direct 3D 封裝的產(chǎn)品，但該公司尚未透露該產(chǎn)品的具體規(guī)格。值得注意的是，TSV 通常僅包含在基礎(chǔ)芯片中，而 Clearwater Forest 使用英特爾 3-T 作為基礎(chǔ)芯片，并在其上堆疊英特爾 18A 計算芯片。因此，為 18A 啟用 TSV 將允許其在頂部堆疊芯片，而 SRAM 緩存是一個合理的用例。
成熟節(jié)點：16nm 和 12nm 繼續(xù)推進
英特爾代工廠不僅致力于尖端技術(shù)，還在多個成熟節(jié)點上開展工作。英特爾的 16nm 節(jié)點本質(zhì)上是其 22FFL 節(jié)點的一個版本，利用了行業(yè)標準設(shè)計工具和 PDK，目前已在晶圓廠完成流片。據(jù)英特爾介紹，Intel 16是通往 FinFET 的理想途徑。
此外，英特爾還將繼續(xù)與合作伙伴聯(lián)華電子合作開發(fā) 12nm 節(jié)點，該節(jié)點將于 2027 年開始在英特爾位于亞利桑那州的三家晶圓廠生產(chǎn)。事實上，英特爾目前正在為該節(jié)點尋找主要客戶。12nm 將主要用于移動通信基礎(chǔ)設(shè)施和網(wǎng)絡(luò)應(yīng)用。
英特爾總結(jié)說，關(guān)于16nm，市公司通過創(chuàng)新合作擴大的產(chǎn)品組合：
1、UMC 和英特爾代工廠正在合作開發(fā) 12nm 技術(shù)平臺，將英特爾的 FinFET 專業(yè)知識與 UMC 的邏輯和混合模式/RF 經(jīng)驗結(jié)合在一起；
2、與業(yè)界 12nm 具有競爭力；
3、通過訪問地理分布更加多樣化、更具彈性的供應(yīng)鏈，為客戶提供更多的采購決策選擇；
4、非常適合移動、無線連接和網(wǎng)絡(luò)應(yīng)用等高增長市場；
英特爾的先進封裝規(guī)劃
英特爾的先進封裝服務(wù)也尤為重要，因為它們能夠以最快的速度實現(xiàn)顯著的創(chuàng)收。Intle 也的確討論了其在新墨西哥州和馬來西亞等地談?wù)撈湎冗M的封裝解決方案。
但英特爾還在持續(xù)更新其封裝路線圖，例如用于 EMIB-T 的 TSV 和 EMIB，以及新的低成本 Foveros。
英特爾正在討論使用 EMIB 2.5D 來替代大型硅中介層，因為它可以將制造時間縮短數(shù)周。
英特爾還在討論更多共封裝光學(xué)器件。
關(guān)于3D封裝，英特爾也提供了如下的支持：
英特爾邀請安靠公司（Amkor）登臺，討論如何為合作伙伴提供EMIB。安靠公司表示，將把先進封裝技術(shù)引入亞利桑那州，以增強其現(xiàn)有的韓國和葡萄牙工廠。
在新聞稿中，英特爾強調(diào)，英特爾代工廠提供多種配置。芯片可以通過英特爾代工廠高級系統(tǒng)組裝與測試 (Intel Foundry ASAT) 或外包半導(dǎo)體組裝與測試 (OSAT) 進行制造。然后，芯片通過優(yōu)化的互連技術(shù)進行連接，我們助力推動行業(yè)標準，例如通用芯片互連規(guī)范 (UCIe)。
英特爾還能幫助您整合前端和后端技術(shù)，打造系統(tǒng)級優(yōu)化的解決方案。此外，我們憑借強大、地域分布廣泛且產(chǎn)能強大的制造基地，提供無與倫比的規(guī)模和深度的組裝和測試能力。
英特爾總結(jié)說：
1.公司的代工廠使用英特爾 18A-PT 上的英特爾 14A 提供系統(tǒng)級集成，然后通過 Foveros Direct（3D 堆疊）和嵌入式多芯片互連橋接（2.5D 橋接）進行連接；
2.公司新的先進封裝技術(shù)產(chǎn)品包括 EMIB-T，可滿足未來的高帶寬內(nèi)存需求，以及 Foveros 架構(gòu)的兩個新功能：Foveros-R 和 Foveros-B，為客戶提供更多高效靈活的選擇；
3.通過與 Amkor Technology 的新合作提高了客戶選擇適合其需求的先進封裝技術(shù)的靈活性。
據(jù)介紹，F(xiàn)overos-S 2.5D是應(yīng)熱吻針對成本/性能進行了優(yōu)化的下一代封裝，具有以下幾個特點：
1、帶有 4x 標線的硅中介層。
2、適用于客戶端應(yīng)用程序。
3、非常適合具有多個頂部芯片的解決方案。
4、生產(chǎn)驗證：自 2019 年起采用主動基模進行量產(chǎn)。
Foveros-R 2.5D則采用重分布層 (RDL) 中介層來創(chuàng)建芯片之間的異構(gòu)集成。適用于客戶和成本敏感的領(lǐng)域、非常適合需要多個頂部芯片的復(fù)雜功能需求的解決方案。按照計劃，該工藝將于2027 年準備投入生產(chǎn)。
Foveros-B 2.5D將電源和信號的重分布層 (RDL) 與硅橋相結(jié)合，為復(fù)雜設(shè)計提供靈活的解決方案。據(jù)介紹，這個工藝適用于客戶端和數(shù)據(jù)中心應(yīng)用，非常適合具有多個基本芯片小芯片的解決方案，例如緩存分解、DVR 或 MIM。英特爾表示，這個封裝同樣將于2027 年準備投入生產(chǎn)。
Foveros Direct 3D則是在在有源基片上進行 3D 芯片堆疊，以實現(xiàn)卓越的每比特功率性能?？偨Y(jié)而言，該封裝擁有以下幾點優(yōu)勢：
1、Cu-Cu混合鍵合界面（HBI）。
2、超高帶寬和低功耗互連。
3、高密度、低電阻的芯片間互連。
4、適用于客戶端和數(shù)據(jù)中心應(yīng)用。
5、EMIB 3.5D 解決方案上啟用了 Foveros Direct 堆棧。
EMIB 3.5D則是在一個封裝中嵌入了多芯片互連橋 3.5D 和 Foveros。
可以實現(xiàn)具有多種模具的靈活異構(gòu)系統(tǒng)；非常適合需要將多個 3D 堆棧組合在一個包中的應(yīng)用；英特爾數(shù)據(jù)中心 GPU Max 系列 SoC：采用 EMIB 3.5D 打造英特爾有史以來量產(chǎn)的最復(fù)雜的異構(gòu)芯片，擁有超過 1000 億個晶體管、47 個活動塊、5 個工藝節(jié)點。
英特爾的制造和產(chǎn)能分享
在演講中，英特爾表示，公司一直在技術(shù)和產(chǎn)能方面進行投資。
英特爾在全球擁有多處制造基地。
在以色列和亞利桑那州，英特爾擁有成熟的intel 10 和intel 7。
現(xiàn)在英特爾重點關(guān)注亞利桑那州的制造工廠。
英特爾展示了其在各地點的現(xiàn)有產(chǎn)能，同時也展示了其未來增長潛力。英特爾表示，未來6到8個季度，其現(xiàn)有工廠的產(chǎn)能將得以提升。
除了晶圓制造之外，英特爾還擁有封裝能力和發(fā)展空間。
更多內(nèi)容
在大會上，英特爾展示了未來的 12x 光罩芯片，該芯片具有 AI 引擎、高速互連、HBM5 和 LPDDR5x、PCIe Gen7、光學(xué)引擎、UCIe-A、EMIB-T、224G PHY、安全塊等。
英特爾還公布了公司代工加速器聯(lián)盟（英特爾代工芯片聯(lián)盟和價值鏈聯(lián)盟）內(nèi)增加了新的項目，同時還發(fā)布了一系列來自頂級生態(tài)系統(tǒng)合作伙伴的公告。例如英特爾就帶來了Chiplet聯(lián)盟。
英特爾表示，英特爾代工 (Intel Foundry) 擁有全面的知識產(chǎn)權(quán) (IP)、電子設(shè)計自動化 (EDA) 和設(shè)計服務(wù)解決方案組合，這些解決方案由值得信賴且久經(jīng)考驗的生態(tài)系統(tǒng)合作伙伴提供，旨在推動超越傳統(tǒng)節(jié)點擴展的進步。
作為英特爾代工加速器聯(lián)盟的最新項目，全新的英特爾代工 Chiplet 聯(lián)盟將首先專注于定義和推動面向政府應(yīng)用和關(guān)鍵商業(yè)市場的先進技術(shù)基礎(chǔ)設(shè)施。英特爾代工 Chiplet 聯(lián)盟將為希望部署利用可互操作且安全的 Chiplet 解決方案針對目標應(yīng)用和市場的設(shè)計的客戶提供一條可靠且可擴展的途徑。
此外，英特爾代工加速器聯(lián)盟還包括IP聯(lián)盟、EDA聯(lián)盟、設(shè)計服務(wù)聯(lián)盟、云聯(lián)盟和USMAG聯(lián)盟。
不過，我們也看到，英特爾為了削減成本，取消了20A節(jié)點的量產(chǎn)，但目前其18A節(jié)點即將量產(chǎn)，這標志著英特爾在尋求重奪超越臺積電的制造領(lǐng)先地位方面邁出了關(guān)鍵的一步。新增的生產(chǎn)線擴展，尤其是支持芯片堆疊的18A-PT，是一項尤為顯著的進步，將有助于英特爾進一步提升對潛在代工客戶的吸引力。
英特爾14A工藝節(jié)點的開發(fā)也進展順利，這意味著該公司正穩(wěn)步推進路線圖的新節(jié)點和新功能的開發(fā)。我們尚未聽到有關(guān)英特爾10A（1納米級）工藝節(jié)點計劃的任何新細節(jié)，該節(jié)點預(yù)計將于2027年開始開發(fā)。英特爾的新聞稿中也沒有提及英特爾3節(jié)點的任何新進展，但我們預(yù)計更多細節(jié)將在當天陸續(xù)披露。
英特爾此次活動重點展示其廣泛的EDA、IP和服務(wù)產(chǎn)品組合，這些產(chǎn)品組合由新思科技和Cadence等行業(yè)巨頭的生態(tài)系統(tǒng)驅(qū)動。新成立的英特爾芯片代工聯(lián)盟（Intel Foundry Chiplet Alliance）也是一項重要進展，它將使客戶能夠基于可互操作且經(jīng)過驗證的設(shè)計，將芯片組合搭配到他們的設(shè)計中。
來源：Internet
關(guān)于我們 聯(lián)系我們 營業(yè)執(zhí)照 全國服務(wù)電話：400-818-0021 嘉峪檢測版權(quán)所有 備案號：京ICP備14047019號-2 
京公網(wǎng)安備11010802046783號
