海思芯片ESD & Latch-up 測(cè)試技術(shù)規(guī)范(25頁(yè))
-
海思芯片ESD & Latch-up 測(cè)試技術(shù)規(guī)范(25頁(yè))
適用范圍:
本規(guī)范規(guī)定了ESD&LatchUp測(cè)試的具體流程以及相關(guān)技術(shù)標(biāo)準(zhǔn),適用于量產(chǎn)的項(xiàng)目芯片的ESD &Latch Up評(píng)估。
簡(jiǎn)介:
ESD測(cè)試主要用于評(píng)估芯片的抗ESD電壓水平??笶SD電壓低的芯片容易在生產(chǎn)、運(yùn)輸、安裝的過(guò)程中,出現(xiàn)大量芯片的失效。LatchUp測(cè)試主要用于評(píng)估芯片的抗閂鎖能力??归T(mén)鎖能力低的芯片在應(yīng)用過(guò)程中,輸入電流或者電壓的波動(dòng)很容易造成芯片內(nèi)部出現(xiàn)閂鎖失效。ESD&LatchUp測(cè)試是芯片量產(chǎn)前的關(guān)鍵測(cè)試,是判斷芯片能否量產(chǎn)的主要判據(jù)。
-
-
實(shí)驗(yàn)管理
-
2022-06-23
-
電子電氣
-
-
下載該資料的還下載
相關(guān)資料
相關(guān)評(píng)論
您的評(píng)論: 推薦
發(fā)表評(píng)論 可以輸入500字